数字调频广播系统设计.docx

1、数字调频广播系统设计 2010届毕业设计说明书 数字调频广播系统 系 、 部： 电气与信息工程系 学生姓名： 指导教师： 职 称： 副 教 授 专 业： 电子信息工程技术 班 级： 电信0701 学 号： 402070114 摘 要本数字调频广播系统以80cf020单片机为控制核心，BH1417FM发射芯片为发射核心，SI4721RDSFM接收核心。其外围电路主要包括编码寻址电路模块，发送放大电路，接收放大电路，液晶显示模块等。该数字调频广播系统实现了基本的FM发送、接收、频率调节等功能。本文根据本数字调频广播系统的设计要求，首先确定了总体方案，然后从硬件和软件上对系统进行了详细的设计，最后对

2、系统进行了调试，使所设计系统基本达到了设计要求，可实现年FM发送与接收。文中给出了具体电路原理图、PCB图、程序流程图及程序清单。此台历数字调频广播系统调节方便、显示直观、电路简单等优点，应用性较强。关键词 数字调频；单片机 ABSTRACTThe digital FM radio system 80cf020 microcomputer control core, BH1417FM launch chips for the launching core, SI4721RDSFM receiving core. The circuit includes a code addressing th

3、e external circuit module, send amplifier, receiver amplifier circuit, liquid crystal display module. The digital FM radio FM systems to achieve the basic send, receive, frequency scaling.This according to This digital FM radio system design requirements, first determine the overall program, and fro

4、m the hardware and software on a detailed design of the system, the last of the system debugging, Shi Da Dao was the basic design of the system design requirements can be realized send and receive on FM. The paper gives a detailed circuit diagram, PCB diagram, process flow charts and program listing

5、s.Key words digital fm; scm1 系统设定1 1.1 方案选择2 1.2 系统框架图3 1.3 工作原理32 系统硬件设计4 2.1 C8051f020单片机最小系统4 2.2 显示电路模块6 2.3 BH1417模块设计11 2.4 发送放大电路17 2.5 编码电路18 2.6 Si4721接收模块设计19 2.7 接收放大电路21 2.8 电源设计23 2.9 电路总原理图243 系统软件设计25 3.1 系统软件概述25 3.2 单片机I/O资源分配25 3.3 发送流程流程图26 3.4 接收程序流程图304 调试30 4.1 硬件调试31 4.2 软件调试3

6、15 设计体会33 参考文献34 致谢34 附录一36 附录二50 1 系统设计1.1 方案选择 数字调频广播系统的设计可用以下三种方案来实现。方案一:纯硬件电路系统，各功能采用分离的硬件电路模块实现。但这种实现方法可靠性差、控制精度低，灵活性小、线路复杂、安装调试不方便，而且不方便实现对系统的扩展。 方案二:采用C8051f020单片机作为系统的控制核心。利用成熟的FM收发集成芯片为信号处理核心。可以使用液晶显示频率、被选接收机，有着智能化的人机界面。由于使用了单片机，整个系统可编程，系统的灵活性大大增加了。另外，本方案可以方便的实现其他功能的扩展。通过对以上二种方案的分析、比较和总结，得出

7、方案二有以下突出优势：（1）制作简单，不容易出错，控制精度高、稳定性好。（2）具有良好的电路行为描述和系统描述的能力。（3）价格成本适中。（4）语言使用C语言，可读性和可移植性强。综上所述，本设计采用方案二。1.2 系统总体设计框图根据设计目标，充分考虑各种因素，制定了整体的设计方案。以c8051f020 单片机为核心，实现频率调节和显示，接收机选择和显示等功能。总体设计框图如图1.1 所示。图1.1 系统设计框图1.3 工作原理本系统采用C8051f020单片机作为控制核心，FM信号发送集成芯片发送处理，编码电路选址，发送放大电路放大发送，FM信号接收集成芯片接收处理，解码电路判决、确认，接

8、收放大电路放大播放。 2 系统硬件设计2.1 C8051f020单片机最小系统2.1.1 C8051f020控制系统（1） C8051f020的特点 8051F020器件是完全集成的混合信号系统级 MCU 芯片，具有 64 个数字 I/O 引脚。高速、流水线结构的 8051 兼容的 CIP-51 内核（可达 25MIPS），全速、非侵入式的在系统调试接口（片内），真正 12 位 100 ksps 的 8 通道 ADC，带 PGA和模拟多路开关真正 8 位 500 ksps 的 ADC，带 PGA 和 8 通道模拟多路开关。两个 12 位 DAC，具有可编程数据更新方式，64K 字节可在系统编程

9、的 FLASH 存储器，4352（4096+256）字节的片内 RAM，可寻址 64K 字节地址空间的外部数据存储器接口，硬件实现的 SPI，SMBus/ I2C 和两个 UART 串行接口，5 个通用的 16 位定时器，具有 5 个捕捉/比较模块的可编程计数器/定时器阵列，片内看门狗定时器、VDD 监视器和温度传感器，具有片内 VDD 监视器、看门狗定时器和时钟振荡器的 C8051F02是真正能独立工作的片上系统。所有模拟和数字外设均可由用户固件使能/禁止和配置。FLASH 存储器还具有在系统重新编程能力，可用于非易失性数据存储，并允许现场更新 8051 固件。片内 JTAG 调试电路允许使

10、用安装在最终应用系统上的产品 MCU 进行非侵入式（不占用片内资源）全速、在系统调试。该调试系统支持观察和修改存储器和寄存器，支持断点、观察点、单步及运行和停机命令。在使用 JTAG 调试时，所有的模拟和数字外设都可全功能运行。每个 MCU 都可在工业温度范围（-45到+85）内用 2.7V-3.6V 的电压工作。端口 I/O、/RST 和 JTAG 引脚都容许 5V 的输入信号电压。C8051F020使用 Silicon Labs 的专利 CIP-51 微控制器内核。CIP-51 与 MCS-51TM 指令集完全兼容，可以使用标准 803x/805x 的汇编器和编译器进行软件开发。CIP-5

11、1 内核具有 标准 8052 的所有外设部件，包括 5 个 16 位的计数器/定时器、两个全双工 UART、256 字节内部 RAM、128 字节特殊功能寄存器（SFR）地址空间及 8/4 个字节宽的 I/O 端口。（2）复位电路外部/RST 引脚提供了使用外部电路强制 MCU 进入复位状态的手段。在/RST 引脚上加一 个低电平有效信号将导致 MCU 进入复位状态。最好能提供一个外部上拉和/或对/RST 引脚去 耦以防止强噪声引起复位。在低有效的/RST 信号撤出后，MCU 将保持在复位状态至少 12 个 时钟周期。从外部复位状态退出后，PINRSF 标志（RSTSRC.0）被置位,如图2.

12、1所示：图2.1 复位电路（3）时钟电路时钟电路用于产生单片机工作所需的时钟信号，单片机本身就是一个复杂的时序电路，为了保证同步工作方式，电路应在唯一的时钟信号控制下严格的按时序进行工作。单片机芯片内部有一个高增益反相放大器，其输入端为芯片引脚XTAL1，输出端为引脚XTAL2，在芯片外部通过两个引脚跨接晶体振荡器和微调电容，形成反馈电路，就构成了一个稳定的自激振荡器，如图2.2所示。图2.2 时钟电路振荡电路产生的振荡脉冲可以直接使用，也可通过程序设计分频，以适合系统所要求的系统时钟。（4） 键控电路 键控电路采用c8051f020的中断型3*4按键，键盘的接口接在C8051f020的p7口

13、上，如图2.3所示； s4(0) | s8(1) | s9(2) |-/-/-/-P7.0 s3(3) | s7(4) | s10(5)|-/-/-/-P7.1 s1(6) | s5(7) | s12(8)|-/-/-/-P7.2 s2(9) | s6(C) | s11(E)|-/-/-/-P7.3 | | |P7.4- | |P7.5- |P7.6- 图2.3 键控电路 2.2 显示模块的设计本设计采用低电压低功耗的LCD显示器FYD12864-0402B，下面对其进行简单介绍。2.2.1 FYD12864-0402B概述（1） FYD12864-0402B内部资源FYD12864-0402

14、B是一种具有4位/8位并行、2线或3线串行多种接口方式，内部含有国标一级、二级简体中文字库的点阵图形液晶显示模块；其显示分辨率为12864，内置8192个16*16点汉字和128个16*8点ASCII字符集。利用该模块灵活的接口方式和简单、方便的操作指令，可构成全中文人机交互图形界面。可以显示84行1616点阵的汉字， 也可完成图形显示，低电压低功耗是其又一显著特点。由该模块构成的液晶显示方案与同类型的图形点阵液晶显示模块相比，不论硬件电路结构或显示程序都要简洁得多，且该模块的价格也略低于相同点阵的图形液晶模块。基本特性: 低电源电压（VDD:+3.0-+5.5V） 显示分辨率:12864点

15、内置汉字字库，提供8192个1616点阵汉字(简繁体可选) 内置 128个168点阵字符 2MHZ时钟频率 显示方式：STN、半透、正显 驱动方式：1/32DUTY，1/5BIAS 视角方向：6点 背光方式：侧部高亮白色LED，功耗仅为普通LED的1/51/10 通讯方式：串行、并口可选 内置DC-DC转换电路，无需外加负压 无需片选信号，简化软件设计 工作温度: 0 - +55 ,存储温度: -20 - +60 （2）FYD12864-0402B外部接口 FYD12864-0402B外部接口如表2.1所示。表2.1 FYD12864-0402B的外部接口管脚号管脚名称电平管脚功能描述1VSS

16、0V电源地2VCC3.0+5V电源正3V0-对比度（亮度）调整4RS(CS）H/LRS=“H”,表示DB7DB0为显示数据RS=“L”,表示DB7DB0为显示指令数据5R/W(SID)H/LR/W=“H”,E=“H”,数据被读到DB7DB0R/W=“L”,E=“HL”, DB7DB0的数据被写到IR或DR6E(SCLK)H/L使能信号7DB0H/L三态数据线8DB1H/L三态数据线9DB2H/L三态数据线10DB3H/L三态数据线11DB4H/L三态数据线12DB5H/L三态数据线13DB6H/L三态数据线14DB7H/L三态数据线15PSBH/LH：8位或4位并口方式，L：串口方式（见注释1

17、）16NC-空脚17/RESETH/L复位端，低电平有效（见注释2）18VOUT-LCD驱动电压输出端19AVDD背光源正端（+5V）（见注释3）20KVSS背光源负端（见注释3）*注释1：如在实际应用中仅使用并口通讯模式，可将PSB接固定高电平，也可以将模块上的J8和“VCC”用焊锡短接。*注释2：模块内部接有上电复位电路，因此在不需要经常复位的场合可将该端悬空。 *注释3：如背光和模块共用一个电源，可以将模块上的JA、JK用焊锡短接。（3）液晶模块主要硬件构成说明 控制器接口信号说明： RS，R/W的配合选择决定控制界面的4种模式如表2.2所示。表2.2 RS，R/W接口信号组合功能RSR

18、/W功能说明LLMPU写指令到指令暂存器（IR）LH读出忙标志（BF）及地址记数器（AC）的状态HLMPU写入数据到数据暂存器（DR）HHMPU从数据暂存器（DR）中读出数据 E信号 E信号的状态以及其对应的执行动作和功能如表2.3所示。表2.3 E信号的功能E状态执行动作功能说明高低I/O缓冲DR配合/W进行写数据或指令高DRI/O缓冲配合R进行读数据或指令低/低高无动作 忙标志:BFBF标志提供内部工作情况。BF=1表示模块在进行内部操作，此时模块不接受外部指令和数据。BF=0时，模块为准备状态，随时可接受外部指令和数据。利用STATUS RD 指令，可以将BF读到DB7总线，从而检验模块

19、之工作状态。 字型产生ROM（CGROM） 字型产生ROM（CGROM）提供8192个此触发器是用于模块屏幕显示开和关的控制。DFF=1为开显示（DISPLAY ON),DDRAM 的内容就显示在屏幕上，DFF=0为关显示（DISPLAY OFF)。DFF 的状态是指令DISPLAY ON/OFF和RST信号控制的。 显示数据RAM（DDRAM）模块内部显示数据RAM提供642个位元组的空间，最多可控制4行16字（64个字）的中文字型显示，当写入显示数据RAM时，可分别显示CGROM与CGRAM的字型；此模块可显示三种字型，分别是半角英数字型(16*8)、CGRAM字型及CGROM的中文字型，

20、三种字型的选择，由在DDRAM中写入的编码选择，在0000H0006H的编码中（其代码分别是0000、0002、0004、0006共4个）将选择CGRAM的自定义字型，02H7FH的编码中将选择半角英数字的字型，至于A1以上的编码将自动的结合下一个位元组，组成两个位元组的编码形成中文字型的编码BIG5（A140D75F），GB（A1A0-F7FFH）。 字型产生RAM(CGRAM) 字型产生RAM提供图象定义(造字)功能, 可以提供四组1616点的自定义图象空间，使用者可以将内部字型没有提供的图象字型自行定义到CGRAM中，便可和CGROM中的定义一样地通过DDRAM显示在屏幕中。 地址计数器

21、AC地址计数器是用来贮存DDRAM/CGRAM之一的地址,它可由设定指令暂存器来改变，之后只要读取或是写入DDRAM/CGRAM的值时，地址计数器的值就会自动加一，当RS为“0”时而R/W为“1”时，地址计数器的值会被读取到DB6DB0中。 光标/闪烁控制电路 此模块提供硬体光标及闪烁控制电路，由地址计数器的值来指定DDRAM中的光标或闪烁位置。（4）指令说明FYD12864-0402B模块控制芯片提供两套控制命令，即基本指令和扩充指令，如表2.4、表2.5所示。表2.4 FYD12864-0402B的基本控制指令表指令 指 令 码功 能RSR/WD7D6D5D4D3D2D1D0清除显示000

22、0000001将DDRAM填满20H,并且设定DDRAM的地址计数器(AC)到00H地址归位000000001X设定DDRAM的地址计数器(AC)到00H,并且将游标移到开头原点位置;这个指令不改变DDRAM 的内容显示状态开/关0000001DCBD=1: 整体显示 ONC=1: 游标ON B=1:游标位置反白允许进入点设定00000001I/DS指定在数据的读取与写入时,设定游标的移动方向及指定显示的移位游标或显示移位控制000001S/CR/LXX设定游标的移动与显示的移位控制位;这个指令不改变DDRAM 的内容功能设定00001DLXREXXDL=0/1：4/8位数据RE=1: 扩充指

23、令操作RE=0: 基本指令操作设定CGRAM地址0001AC5AC4AC3AC2AC1AC0设定CGRAM 地址设定DDRAM地址0010AC5AC4AC3AC2AC1AC0设定DDRAM 地址（显示位址）第一行：80H87H第二行：90H97H读取忙标志和地址01BFAC6AC5AC4AC3AC2AC1AC0读取忙标志(BF)可以确认内部动作是否完成,同时可以读出地址计数器(AC)的值写数据到RAM10数据将数据D7D0写入到内部的RAM (DDRAM/CGRAM/IRAM/GRAM)读出RAM的值11数据从内部RAM读取数据D7D0(DDRAM/CGRAM/IRAM/GRAM)表2.5 F

24、YD12864-0402B的扩充控制指令表指令指 令 码功 能RSR/WD7D6D5D4D3D2D1D0待命模式0000000001进入待命模式,执行其他指令都棵终止待命模式卷动地址开关开启000000001SRSR=1：允许输入垂直卷动地址SR=0：允许输入IRAM和CGRAM地址反白选择00000001R1R0选择2行中的任一行作反白显示，并可决定反白与否。初始值R1R000，第一次设定为反白显示，再次设定变回正常睡眠模式0000001SLXXSL=0：进入睡眠模式SL=1：脱离睡眠模式扩充功能设定00001CLXREG0CL=0/1：4/8位数据RE=1: 扩充指令操作RE=0: 基本指

25、令操作G=1/0：绘图开关设定绘图RAM地址0010AC60AC50AC4AC3AC3AC2AC2AC1AC1AC0AC0设定绘图RAM先设定垂直(列)地址AC6AC5AC0再设定水平(行)地址2.3 BH1417模块的设计2.3.1 BH1417 FM发射芯片介绍（1） 内部接构以及引脚功能BH1417是FM无线发射芯片，它可工作于87MHz108MHz频段，与简单的外围电路配合使用，可发射音频FM信号，它可以将计算机声卡、游戏机、CD、DVD、MP3、调音台等立体声音频信号进行立体声调制发射传输，配合普通的调频立体声接收机就可实现无线调频立体声传送。适用于生产立体声的无线音箱、无线耳机、CD、MP3、DVD、PAD、笔记本电脑等的无线音频适配器。BH1417引脚图及内部框图如图2.4所示： 图2.4 BH1417引脚图及内部框图引脚功能描述如表2.6所示；表表2.6 BH1417引脚及功能这里我们采用四位地址设定，其频率值设定对照表如表2.7所示： D1D2D3D4 频率设定LLLL87.7MHzHLLL87.9MHzLHLL88.1MHzHHLL88.3MHzLLHL88.5MHzHLHL88.7MHzLHHL88.9MHzH