计算机组成原理期末考试真题复习题资料.docx

1、计算机组成原理期末考试真题复习题资料1、在小型或微型计算机里，普遍采用的字符编码是_。A. BCD码 B. 16进制 C. 格雷码 D. ASC码2、以下四种类型指令中，执行时间最长的是_。A. RR型 B. RS型 C. SS型 D.程序控制指令3、下列_属于应用软件。A. 操作系统 B. 编译系统 C. 连接程序 D.文本处理4、某单片机的系统程序，不允许用户在执行时改变，则可以选用_作为存储芯片。A. SRAM B. 闪速存储器 C. cache D.辅助存储器5、设变址寄存器为X，形式地址为D，（X）表示寄存器X的内容，这种寻址方式的有效地址为_。A. EA=(X)+D B. EA=(

2、X)+(D) C.EA=(X)+D) D. EA=(X)+(D)6、在指令的地址字段中，直接指出操作数本身的寻址方式，称为_。A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址7、下述I/O控制方式中，主要由程序实现的是_。A. PPU(外围处理机)方式 B. 中断方式 C. DMA方式 D. 通道方式8、系统总线中地址线的功能是_。A. 用于选择主存单元地址 B. 用于选择进行信息传输的设备C. 用于选择外存地址 D. 用于指定主存和I/O设备接口电路的地址9、冯.诺依曼机工作方式的基本特点是_。 A. 多指令流单数据流 B. 按地址访问并顺序执行指令 C. 堆栈操作 D. 存

3、储器按内容选择地址10、指令的寻址方式有顺序和跳跃两种方式，采用跳跃寻址方式，可以实现_。 A. 堆栈寻址 B. 程序的条件转移 C. 程序的无条件转移 D. 程序的条件转移成无条件转移11、堆栈寻址方式中，没A为累加器，SP为堆栈指示器，Msp为SP指示的栈顶单元。如果进栈操作的动作顺序是(A)Msp,（SP）-1SP,那么出栈操作应为_。 A. (Msp)A,(SP)+1SP B. (SP)+1SP,(Msp)A C. (SP)-1SP,(Msp)A D. (Msp)A,(SP)-1SP12、二地址指令中,操作数的物理位置不可能采取的结构是_。 A. 寄存器寄存器 B. 寄存器存储器 C.

4、 存储器存储器 D. 寄存器锁存器13、多总线结构的计算机系统，采用_方法，对提高系统的吞吐率最有效。A. 多端口存储器 B. 提高主存的速度C. 交叉编址多模存储器 D. 高速缓冲存储器14、和具有m个并行部件的处理器相比，一个m段流水线处理器_。A. 具备同等水平的吞吐能力 B. 不具备同等水平的吞吐能力C. 吞吐能力大于前者的吞吐能力 D. 吞吐能力小于前者的吞吐能力15、描述当代流行总线结构中，基本概念表述正确的句子是_。 A. 当代流行总线结构不是标准总线 B. 当代总线结构中，CPU和它私有的cache一起作为一个模块与总线相连 C. 系统中只允许有一个这样的CPU模块 D.总线是

5、处理器引脚的延伸16、描述流水CPU基本概念中，正确表述的句子是_。A. 流水CPU是一种非常经济而实用的时间并行技术B. 流水CPU是以空间并行性为原理构造的处理器C. 流水CPU一定是多媒体CPUD. 流水CPU一定是RISC机器17、下面描述RISC指令系统中基本概念不正确的句子是_。A.选取使用频率高的一些简单指令，指令条数少B.指令长度固定C.指令格式种类多，寻址方式种类多D.只有取数/存数指令访问存储器18、多媒体CPU是指_。 A. 以时间并行性为原理构造的处理器 B. 带有MMX技术的处理器，适合于图像处理 C. 精简指令系统的处理器 D. 拥有以上所有特点的处理器19、硬布线

6、控制器是一种_。 A. 用微程序技术设计的控制器 B. 由门电路和触发器构成的复杂树形网络所形成的逻辑电路 C. 用存储逻辑技术设计的控制器 D. 用微程序技术和存储逻辑技术设计的控制器20、CRT的分辨率额为10241024，颜色深度为8位，则刷新存储器的存储容量是_。A2MB B1MB C8MB D1024B21、下面是关于解释程序和编译程序的论述，其中正确的一条是_ A、编译程序和解释程序均能产生目标程序 B、编译程序和解释程序均不能产生目标程序 C、编译程序能产生目标程序而解释程序则不能 D、编译程序不能产生目标程序而解释程序能22、下列关于存储器的叙述中正确的是_A、CPu能直接访问

7、存储在内存中的数据，也能直接访问存储在外存中的数据 B、CPU不能直接访问存储在内存中的数据，能直接访问存储在外存中的数据C、CPU只能直接访问存储在内存中的数据，不能直接访问存储在外存中的数据D、CPU既不能直接访问存储在内存中的数据，也不能直接访问存储在外存中的数据23、CPU的地址总线16根（A15 A0，A0 是低位），双向数据总线16根（D15-D0），控制总线中与主存有关的信号有MREQ（允许访存，低电平有效），R/W（高电平读命令，低电平写命令）。主存地址空间分配如下：08191为系统程序区，由EEPROM芯片组成，从819240959地址空间为用户程序区，从4096045055

8、地址空间为保留区。上述地址为10进制，按字编址。现有如下芯片：EEPROM：8K *16位（控制端仅有CS（电平有效），16位*8位SRAM： 16K*1位 ，2K*8位，4K*16位，8K*16位请从上述芯片中选择芯片设计该计算机主存储器，画出主存逻辑框图，注意画选片逻辑（可选用门电路及译码器）。 试题2 一、选择题1、计算机系统中的存贮器系统是指_。A） RAM存贮器 B） ROM存贮器C） 主存贮器 D） 主存贮器和外存贮器2、某SRAM芯片，存储容量为64K16位，该芯片的地址线和数据线数目为_。 A）64，16 B）16，64 C）64，8 D）16，16 。3、主存贮器和CPU之间

9、增加cache的目的是_。A）解决CPU和主存之间的速度匹配问题B）扩大主存贮器容量C）扩大CPU中通用寄存器的数量D）既扩大主存贮器容量，又扩大CPU中通用寄存器的数量4、在指令系统中，采用扩展操作码的目的是_。 A）增加地址码数量 B）增加寻址空间 C）增加指令数量 D）减少程序中指令操作码的平均长度5、在取指令操作完成之后，PC中存放的是_。 A）当前指令的地址。 B）下一条实际执行的指令地址。C）下一条顺序执行的指令地址PC+1 D）对于微程序控制的计算机，存放的是该条指令的微程序入口地址。6、控制存储器用来存放_。 A）机器指令和数据 B）微程序和数据 C）机器指令和微程序 D）微程

10、序7、在多重中断情况下，CPU现场信息可保存到_中。 A）通用寄存器 B）控制存储器 C）堆栈 D） 外设接口8、为使虚拟存储器有效的发挥预期作用，所运行的程序应具有的特征是_。 A）该程序不应有太多I/O操作 B）该程序大小不应超过主存实际容量 C）该程序具有较好的局部性 D）该程序指令间相关不应太多9、浮点运算部件中的阶码部件可进行_。 A）加减法运算 B）加减法运算和移位运算 C）加减乘除运算10、某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是_。A) 04MB B) 02MB C) 02M D) 01M11、在计算机系统中，表征系统运行状态的部件是_。 A）程序计

11、数器 B）累加计数器 C）中断计数器 D）程序状态字12、某一SRAM 芯片，其容量为1024*8位，除电源和接地端外，该芯片引脚的最小数目为_。 A）20 B）22 C）25 D）3013、设x补=1.x1x2x3x4,当满足_时，x-1/2成立。A） x1=1, x2x4至少有一个为1 B） x1=1，x2x4任意C） x1=0, x2x4至少有一个为1 D） x1=0, x2x4任意14、下面浮点运算器的描述中正确的句子是_。 A）尾数部件只进行加法和减法运算 B）阶码部件可实现加、减、乘、除四种运算 C）阶码部件只进行阶码相加、相减和比较操作 D）尾数部件只进行乘法和减法运算15、当前

12、设计高性能计算机的重要技术途径是_。 A）提高CPU主频 B）扩大主存容量 C）采用非冯若依曼结构 D）采用并行处理技术16、中断向量地址是_。A) 子程序入口地址 B) 中断服务例行程序入口地址C)中断服务例行程序入口地址的指示器 D) 中断返回地址17、下列数中最大的数为_。A）（10010101）2 B）（227）8C）（96）16 D）（143）518、操作控制器的功能是_。A）产生时序信号 B）从主存取出一条指令 C）完成指令操作的译码D）从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令19、微程序控制器中，机器指令与微指令的关系是_。A）每一条机器指令

13、由一条微指令来执行B） 每一条机器指令由一段微指令编写的微程序来解释执行C） 每一条机器指令组成的程序可由一条微指令来执行D） 一条微指令由若干条机器指令组成20、以下描述正确的是_。 A）用户使用PROM之后，允许擦除后重写一次。 B）EPROM允许用电擦除后重写。 C）EEPROM允许用电擦除后重写，写入时间比读出时间稍长。 D）EEPROM允许用电擦除后重写，但写入时间要比读出时间长的多。21、以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据 传输速率最高的是_。 A）EPROM B） DRAM C） SRAM D）EEPROM22、在多重中断情况下，CPU现场信息可

14、保存到_中。 A）通用寄存器 B）控制存储器 C）堆栈 D） 外设接口23、以下叙述中正确的是_。 A）中断方式一般用于处理随机出现的服务请求 B）外部设备发出中断应立即得到CPU的响应 C）中断方式可用于CPU向外部设备的请求 D）DMA也可用于在主存与主存之间传送数据24、用于科学计算的计算机中，标志系统性能的主要参数是_。 A）主时钟频率 B）主存容量 C）MFLOPS D）MIPS25、设24位长的浮点数，其中阶符1位，阶码5位，数符1位，尾数17位，阶码和尾数均用补码表示，且尾数采用规格化形式，则它能表示的绝对值最小的负数真值是_。 A）231（1217） B）233 C）231 D

15、）232（21217）26、运算器虽有许多部件组成，但核心部分是_。 A）数据总线 B）算术逻辑单元 C）多路开关 D）通用寄存器27、在下面描述的汇编语言基本概念中，不正确的表述是_。 A）对程序员的训练要求来说，需要硬件知识。 B） 汇编语言对机器的依赖性高。 C）用汇编语言编写程序的难度比高级语言小。 D）汇编语言编写的程序执行速度比高级语言快。28、在Cache和主存构成的两极存储体系中，Cache的存取时间是100ns，主存的存取时间是1000ns， 如果希望平均存取时间不超过Cache存取时间的115%，则Cache的命中率至少应为_。 A）90% B）98% C）95% D）99

16、%29、垂直型微指令的特点是_。 A）微指令格式垂直表示 B）控制信号经过编码产生 C）采用微操作码 D）采用微指令码30、加法器采用先行进位的目的是_。 A）优化加法器的结构 B）节省器材 C）加速传递进位信号 D）增强加法器结构31、I/O设备与CPU之间交换信息其状态信息是通过_总线控制传送给CPU的。 A）地址 B）数据 C）控制 D）三者均可32、下溢指的是_。A）运算结果的绝对值小于机器所能表示的最小绝对值。 B）运算的结果小于机器所能表示的最小负数。 C）运算的结果小于机器所能表示的最小正数。 D）运算结果的最低有效位产生的错误。33、在下列时序图中有错误的是_。 A） B）C）

17、 D）34、假定有4个整数用8位补码分别表示r1FEH，r2=F2H，r390H，r4F8H，若将运算结果存放在一个8位的寄存器中，则下列运算会发生溢出的是_。A)r1*r2 B)r2*r3 C)r1*r4 D)r2*r435、二、综合题1、有一个Cache主存的存储层次。主存共分8个块（07），Cache分4个块（03）。采用组相联映像。组内块数为2块。替换算法为LRU算法。 1）画出主存、Cache存储空间块映像对应关系图。 2）对如下主存块地址流：1、3、4、3、7、0、7、4、1、6、4、6、3、5，如主存中一开始未装入Cache，试画出Cache使用情况。 3）对于（2），指出块失效

18、又发生块争用的时刻。 4）对于（2），求出Cache命中率。2、某计算机的数据通路如图所示，其中M主存， MBR主存数据寄存器， MAR主存地址寄存器， R0-R3通用寄存器， IR指令寄存器， PC程序计数器（具有自增能力）， C、D-暂存器， ALU算术逻辑单元（此处做加法器看待）， 移位器左移、右移、直通传送。所有双向箭头表示信息可以双向传送。请按数据通路图画出“ADD（R1），（R2）+”指令的指令周期流程图。该指令的含义是两个数进行求和操作。其中源操作地址在寄存器R1中，目的操作数寻址方式为自增型寄存器间接寻址（先取地址后内容加1）。3、一条流水线有4个功能段组成，每个功能段的延迟时

19、间都相等，都为t，开始7个t，每隔一个t向流水线输入一个任务，然后停顿3个t，如此重复。求流水线的实际吞吐率、加速比和效率。4、某计算机的主存地址空间中，从地址0000H到3FFFH为ROM存储区域，从4000H到5FFFH为保留地址区域，暂时不用，从6000H到FFFFH为RAM地址区域。RAM的控制信号为CS#和WE#，CPU的地址线为A15A0，数据线为8位的线路D7D0，控制信号有读写控制R/W#和访存请求MREQ#，要求：如果ROM存储器芯片采用8K8的芯片，RAM存储器芯片采用4K8的芯片，试画出存储器与CPU的连接图。5.设有浮点数x=2-50.0110011,y=23(-0.1

20、110010),阶码用位移码表示，尾数（含符号位）用位补码表示。求xy浮。要求直接用补码完成尾数乘法运算，运算结果尾数仍保留位（含符号位），并用尾数之后的位值处理舍入操作。 6、图B3.1所示的处理机逻辑框图中，有两条独立的总线和两个独立的存贮器。已知指令存贮器IM最大容量为16384字（字长18位），数据存贮器DM最大容量是65536字（字长16位）。各寄存器均有“打入”（Rin）和“送出”（Rout）控制命令，但图中未标出。 图B3.1设处理机格式为： 17 10 9 0 OP X加法指令可写为“ADD X（R1）”。其功能是（AC0） + （Ri） + X）AC1，其中（Ri）+ X）部

21、分通过寻址方式指向数据存贮器，现取Ri为R1。试画出ADD指令从取指令开始到执行结束的操作序列图，写明基本操作步骤和相应的微操作控制信号。1. 图B3.1所示的处理机逻辑框图中，有两条独立的总线和两个独立的存贮器。已知指令存贮器IM最大容量为16384字（字长18位），数据存贮器DM最大容量是65536字（字长16位）。各寄存器均有“打入”（Rin）和“送出”（Rout）控制命令，但图中未标出。 图B3.1设处理机格式为： 17 10 9 0 OP X加法指令可写为“ADD X（R1）”。其功能是（AC0） + （Ri） + X）AC1，其中（Ri）+ X）部分通过寻址方式指向数据存贮器，现取Ri为R1。试画出ADD指令从取指令开始到执行结束的操作序列图，写明基本操作步骤和相应的微操作控制信号。2、某计算机的数据通路如图所示，其中M主存， MBR主存数据寄存器， MAR主存地址寄存器， R0-R3通用寄存器， IR指令寄存器， PC程序计数器（具有自增能力）， C、D-暂存器， ALU算术逻辑单元（此处做加法器看待）， 移位器左移、右移、直通传送。所有双向箭头表示信息可以双向传送。请按数据通路图画出“ADD（R1），（R2）+”指令的指令周期流程图。该指令的含义是两个数进行求和操作。其中源操作地址在寄存器R1中，目的操作数寻址方式为自增型寄存器间接寻址（先取地址后内容加1）。