《计算机组成原理》模拟试题.docx

1、计算机组成原理模拟试题计算机组成原理 模拟试题一、填空选择题（每空1分， 共30分）1_表示法主要用于表示浮点数中的阶码。A. 原码 B. 补码 C. 反码 D. 移码2下列有关运算器的描述中，_是正确的。A.只做算术运算，不做逻辑运算B. 只做加法 C.能暂时存放运算结果D. 既做算术运算，又做逻辑运算3. CPU主要包括_。A.控制器 B.控制器、 运算器、cache C.运算器和主存 D.控制器、ALU和主存4、针对8位二进制数，下列说法中正确的是 。A、-127的补码为10000000B、-127的反码等于0的移码C、+1的移码等于-127的反码D、0的补码等于-1的反码我的答案：B5

2、、已知定点整数x的原码为,且,则必有 。A、B、C、,且不全为0D、,且不全为0我的答案：A得分：14.3分6、已知定点小数x的反码为,且，则必有 。A、B、C、不全为0D、我的答案：D得分：14.3分7、若某数x的真值为-0.1010,在计算机中该数表示为1.0110， 则该数所用的编码方法为 码。 A、原 B、补 C、反 D、移我的答案：B得分：14.3分8、某机字长为32位，采用定点小数表示，符号位为1位，尾数为31位，则可表示的最大正小数为 ，最小负小数为 。A、B、C、D、我的答案：CD9、指令系统中采用不同寻址方式的目的主要是。A、实现存储程序和程序控制B、缩短指令长度，扩大寻址空

3、间，提高编程灵活性C、可以直接访问外存D、提供扩展操作码的可能并降低指令译码难度正确答案： B我的答案：B得分：12.5分10、变址寻址方式中，操作数的有效地址是_。A、基址寄存器内容加上形式地址（位移量）B、程序计数器内容加上形式地址C、变址寄存器内容加上形式地址D、以上都不对正确答案： C我的答案：C11、计算机的存储器采用分级存储体系的主要目的是 A、便于读写数据B、减小机箱的体积C、便于系统升级D、解决存储容量、价格和存取速度之间的矛盾正确答案： D我的答案：D得分：16.7分12、某SRAM芯片，其存储容量为64K16位，该芯片的地址线和数据线数目为 A、64，16B、16，64C、

4、64，8D、16，16正确答案： D我的答案：D得分：16.7分13、下述有关存储器的描述中，正确的是（ ）。A、多级存储体系由cache、主存和虚拟存储器构成。B、存储保护的目的是：在多用户环境中，既要防止一个用户程序出错而破坏系统软件或其它用户程序，又要防止一个用户访问不是分配给他的主存区，以达到数据安全与保密的要求。C、在虚拟存储器中，外存和主存以相同的方式工作，因此允许程序员用比主存空间大得多的外存空间编程D、cache和虚拟存储器这两种存储器管理策略都利用了程序的局部性原理。正确答案： BD我的答案：BD14、中央处理器是指 .A、运算器B、控制器C、运算器、控制器D、运算器、控制器

5、、主存正确答案： C我的答案：C得分：10.0分15、操作控制器的功能是 。A、产生时序信号B、从主存取出一条指令C、完成指令操作码译码D、从主存取出指令，完成指令操作码译码，产生有关的操作控制信号。正确答案： D我的答案：D得分：10.0分16、为了确定下一条微指令的地址，通常采用断定方式，其基本思想是 。A、用程序计数器PC来产生后继续微指令地址B、用微程序计数器PC来产生后继微指令地址C、通过微指令控制字段由设计者指定或者由设计者指定的判别字段控制产生后继微指令地址D、通过指令中指定一个专门字段来控制产生后继微指令地址。正确答案： C我的答案：C得分：10.0分17、微程序控制器中，机器

6、指令与微指令的关系是 。A、每一条机器指令由一条微指令来执行。B、每一条机器指令由一段用微指令编成的微程序来解释执行。C、一段机器指令组成的程序可由一条微指令来执行。D、一条微指令由若干机器指令组成。正确答案： B我的答案：B得分：10.0分18、同步控制是 。A、只适用于CPU控制方式。B、只适用于外围设备控制的方式。C、由统一时序信号控制的方式。D、所有指令执行时间都相同的方式。正确答案： C我的答案：C得分：10.0分19、异步控制常用于 作为其主要的控制方式。A、在单总线结构计算机中方为主存与外围设备时B、微型机的CPU控制器中C、硬联线控制的CPU中D、微程序控制器中正确答案： A我

7、的答案：A得分：10.0分20、指令周期是指 。A、CPU从主存取出一条指令的时间B、CPU执行一条指令的时间C、CPU从主存取出一条指令加上执行这条指令的时间D、时钟周期时间正确答案： C我的答案：C得分：10.0分21、由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长， 因此机器周期通常用 来规定。A、主存中读取一个指令字的最短时间B、主存中读取一个数据字的最长时间C、主存中写入一个数据字的平均时间D、主存中读取一个数据字的平均时间正确答案： A我的答案：A.二、简答和计算（共30分）1. 什么是存储程序原理？按此原理，计算机硬件包含哪几个部分？2. 为什么说DMA引起的中

8、断是个简单中断？3. 已知A=0.11011，B=0.11110，用补码一位乘法计算AB。4. 4什么是存储程序概念？答：“存储程序”是把指令以代码的形式事先输入到计算机的主存储器中，即用记忆数据的同一装置存储执行运算的命令，这些指令按一定的规则组成程序；“程序控制”是当计算机启动后，程序就会控制计算机按规定的顺序逐条执行指令，自动完成预定的信息处理任务。5、计算机组成与计算机体系结构在概念上有何区别？答：计算机体系结构是哪些对成员可见的系统属性。换句话说， 这些属性直接影响到程序的逻辑执行。计算机组成是实现结构规范的操作单元及其相互连接。6、列出并概要定义计算机的主要结构部件。答：计算机中有

9、四种主要的结构组件：1. 中央处理器（Center Processor Unit, CPU): 它控制计算机的操作并且执行数据处理功能，简称处理器。2. 主存储器 （Main Memory)：存储程序和数据3. 输入输出 （Input / Output, I/O)： 在计算机和外部设备之间传输数据4. 系统互连：为CPU、主存储器和I/O之间提供通信机制，也就是总线系统。7、根据操作数所在位置，指出其寻址方式。（1）操作数在寄存器中，为（寄存器）寻址方式。（2）操作数地址在寄存器中，为（寄存器间接）寻址方式。（3）操作数在指令中，为（立即）寻址方式。（4）操作数地址（主存）在指令中，为（直接）

10、寻址方式。（5）操作数的地址，为某一寄存器内容与位移量之和，可以是（相对 ， 基址 ，变址 ）寻址方式。.三、综合题（共40分）1. 某盘组有 5个盘片，其中1个盘面为伺服面，其他盘面为记录数据的盘面，磁盘转速为7200rpm。盘存储区域内直径为4.1cm，外直径为8.9cm，道密度为40tpm，位密度为300bpm，试计算：（6分）（1） 数据盘面数和柱面数（2） 盘组容量是多少字节（3） 数据传输率2、某程序在两台计算机上的性能测量结果为：测量内容计算机A计算机B指令数100亿次80亿次时钟频率4GHz4GHzCPI1.01.1a. 哪台计算机的MIPS值更高？计算机A有较高的MIPS值；

11、b. 哪台计算机更快？计算机B更快。3、写出下列各整数的原码、反码、补码表示（用8位二进制数）。其中MSB是最高位（符号位），LSB是最低位。（1）-35 （2）127 （3）-127（4） -1我的答案：原码 10100011 反码 11011100 补码 11011101原码 01111111 反码 01111111 补码 01111111原码 11111111 反码 10000000 补码 10000001原码 10000001 反码 11111110 补码 111111114、已知：x=0.1011, y=-0.0101, 求：，我的答案：解： x 补= 0.1011 , y 补 =

12、1.10111/2 x 补 = 0.01011 , 1/2y补 = 1.110111/4 x 补 = 0.001011 , 1/4 y 补 = 1.111011 - x 补 = 1.0101 , - y 补 =0.01015、设计补码表示法的目的是什么？正确答案：（1）使符号位参加运算，从而简化加减法的规则。（2）使减法运算转换成加法运算，从而简化机器的运算器电路。6、写出下列代码的奇偶校验位，现设为奇校验：10100001，00011001，01001110正确答案：3个代码的校验位分别是0，0，17、某浮点数字长为16位，其中阶码部分为6位（含1位阶符），移码表示，以2为底；尾数部分为10

13、位（含1位数符，位于尾数最高位），补码表示，规格化。分别写出下列情况的二进制代码和十进制真值。（1）非零最小正数（2）最大正数（3）绝对值最小负数（4）绝对值最大负数正确答案：（1）非零最小正数：000000 0 100000000；（2）最大正数：111111 0 111111111；（3）绝对值最小的负数：000000 0 011111111；（4）绝对值最大的负数：111111 1 000000000；8、十进制数12345用32位补码整数和32位浮点数（IEEE754标准）表示的结果各是什么（用十六进制表示）？正确答案：12345=1100000011100132位补码表示为：0000

14、3039H用IEEE754表示为 0 10001100 1000000111001， 4640E400H我的答案：十进制数12345用二进制表示为11000001001001=1.1000001001001e13;E=e+127=140=10001100 M=0.1000001001001 S=0SEM=0 10001100 1000001001001000000000032位浮点数为4640E400H十六进制32位补码表示为3039H9、求有效信息位为01101110的海明校验码正确答案：海明校验码为：101100111100110、设计算机准备传送的信息是1010110010001111，

15、生成多项式是,计算校验位，写出CRC码。正确答案：CRC码=101011001000111110011我的答案：M(X)=1010110010001111M(X)=101011001000111100000G(X)=100101CRC码M(X)+11011=101011001000111110011批语回答正确11、已知X和Y，请计算X+Y， 并指出结果是否溢出。（1）X=0.11011,Y=0.11111（2）X=0.11011,Y=-0.1010（3）X=-0.10110,Y=-0.00001（4）X=-0.11011,Y=0.11110正确答案：（1）正溢出（2）0.00110（3）-0

16、.10111（4）00.00011我的答案：解：X补=0.11011，Y补=0.11111 00.11011+00.11111 10.11010 结果正溢出X补=0.11011，Y补=1.1010 00.11011+11.10100 00.01111 结果不溢出X+Y=+0.01111X补=1.01010，Y补=1.1111111.01010+11.11111 11.01001 结果不溢出X+Y=-0.10111X补=1.00101，Y补=0.11110 11.00101+00.11110 00.00011 结果不溢出X+Y=+0.11101批语（2）（4）错12、已知X和Y，计算X-Y，并指

17、出结果是否溢出。（1）X=0.11011,Y=-0.11111（2）X=0.10111,Y=0.11011（3）X=0.11011,Y=-0.1011（4）X=-0.10110,Y=-0.00001正确答案：（1）正溢出（2）-0.00100（3）正溢出（4）-0.10101我的答案：X补=0.11011,Y补=1.00001，-Y补=0.11111 00.11011+00.1111101.11010 结果溢出X补=0.10111，Y补=0.11011，-Y补=1.00101 00.10111+11.00101 11.11100 结果不溢出X-Y=-0.00100X补=0.11011，Y补=1

18、.0101，-Y补=0.101100.11011+00.1011001.10001 结果溢出X补=1.01010，Y补=1.11111，-Y补=0.00001 11.01010+00.00001 11.01011 结果不溢出X-Y=-0.10101批语回答正确14、什么是指令？什么是程序？正确答案：每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序。我的答案：指令是要计算机执行某种操作的命令，它决定一台计算机硬件的主要性能和基本功能。程序是有一系列机器指令组成，人们把需要用计算机解决的问题变换成计算机能够识别的一串指令或语句。批语回答基本正确15、假设某计算机指令长度为32位，

19、具有双操作数、单操作数、无操作数三类指令形式，指令系统共有70条指令，请设计满足要求的指令格式？正确答案：答：字长32位，指令系统共有70条指令，所以其操作码至少需要7位。16、某计算机字长为32位，主存容量为64KB，采用单字长单地址指令，共有40条指令。试采用直接、立即、变址、相对四种寻址方式设计指令格式。正确答案：答：根据题意，40种指令至少需6位OP；四种寻址方式至少需用2位表示；主存为64K，则地址需要16位，而机器字长为32位，可设计如下格式：设：寻址方式X=00为直接寻址方式，由16位的D直接给出有效地址，EA=D寻址方式X=01为立即寻址方式，由16位的D直接给出操作数，操作数

20、=D寻址方式X=10为变址寻址方式，设变址寄存器为IR，则EA=(IR)+D寻址方式X=11为相对寻址方式，设程序计数器为PC，则EA=(PC)+D(D可正可负)注：IR和PC的位数与机器的字长相等，均为32位我的答案：解，40种指令至少需要六位OP：四种寻址方式至少需要2位表示：主存为64K，则地址需要16位，而机器字长为32位，可设计为：设：寻址方式X=00为直接寻址方式，由16位的D直接给出有效地址，EA=D;寻址方式X=01为立即寻址方式，由16位的D直接给出操作数，操作数=D；寻址方式X=10为变址寻址方式，设变址寄存器为IR，则EA=（IR）+D；寻址方式X=11为相对寻址方式，蛇

21、程序计数器为PC，则EA=（PC）+D（D可正可负）批语回答正确17、设某机字长为32位，CPU中有16个32位通用寄存器，设计一种能容纳64种操作的指令系统。如果采用通用寄存器作基址寄存器，则RS型指令的最大存储空间是多少？正确答案：答：根据题意，64种操作至少需6位OP；用2位表示四种寻址方式；寄存器16个源操作数和目的操作数各用4位，因机器字长为32位，故还剩16位可表示形式地址D。如果采用通用寄存器作基址寄存器，因为寄存器为32，位所以RS型指令可寻址空间最大可达单元。我的答案：解，64种操作至少需6位OP：两位表示四种寻找方式：寄存器16个源操作数和目的操作数各为四位，因机长为32位

22、，所以还剩16位可表示形式地址D；所以采用通用寄存器作基址寄存器，因寄存器为32位，所以RS型指令可寻址空间最大可达单元批语回答正确18、指令格式结构如下所示，试分析指令格式及寻址方式特点。正确答案：答：该指令格式及寻址方式特点如下：(1)单字长二地址指令。(2)操作码字段OP可以指定64种操作。(3)源和目标都是通用寄存器（可分指向16个寄存器）所以是RR型指令，即两个操作数均在寄存器中。(4)这种指令结构常用于RR之间的数据传送及算术逻辑运算类指令。我的答案：解：1.单字长二地址指令；2.操作码字段OP可以指定64种操作；3.源和目标都是通用寄存器（可以分指16个寄存器）所以是RR型指令，

23、即两个操作数均在寄存器中。4.这种指令结构常用于RR之间的数据传送及算术逻辑运算类指令。批语回答正确19、用16K x 8位的DRAM芯片构成64K x 32位存储器，要求：（1）画出该存储器的组成逻辑框图。（2）设存储器读/写周期为0.5 s，CPU在1s内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？正确答案：解：(1) 用16K8位的DRAM芯片构成64K32位存储器，需要用16个芯片，其中每4片为一组构成16K32位进行字长位数扩展(一组内的4个芯片只有数据信号线不互连分别接D0D7、D8D15、D16D23

24、和D24D31，其余同名引脚互连)，需要低14位地址(A0A13)作为模块内各个芯片的内部单元地址分成行、列地址两次由A0A6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A14、A15通过2：4译码器实现4组中选择一组。画出逻辑框图如下。(2) 设刷新周期为2ms，并设16K8位的DRAM结构是1281288存储阵列，则对所有单元全部刷新一遍需要128次(每次刷新一行，共128行)：若采用集中式刷新，则每2ms中的最后1280.5s=64s为集中刷新时间，不能进行正常读写，即存在64s的死时间；若采用分散式刷新，则每1s只能访问一次主存，而题目要求CPU在1S内至少要访问一次，也就是

25、说访问主存的时间间隔越短越好，故此方法也不是最适合的。比较适合采用异步式刷新。采用异步刷新方式，则两次刷新操作的最大时间间隔为15.625s，可取15.5s；对全部存储单元刷新一遍所需的实际刷新时间为：15.5s128=1.984ms；采用这种方式，每15.5s中有0.5s用于刷新，其余的时间用于访存(大部分时间中1s可以访问两次内存)。我的答案：解: (1)用16K8位的DRAM芯片构成64K32位存储器，需要用(164K32)/(16K8)=44=16个芯片每4片为一组构成16K32位.进行字长位数扩展(一组内的4个芯片只有数据信号线不互连分别接D0D7、D8D15、D16D23和D24D

26、31，其余同名引脚互连)，需要低14位地址(A0A13)作为模块内各个芯片的内部单元地址分成行、列地址两次由A0A6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A14、A15通过2：4译码器实现4组中选择一组。画出逻辑框图如下2)设刷新周期为2ms，并设16K8位的DRAM结构是1281288存储阵列，则对所有全部刷新一遍需要128次(每次刷新一行，共128行)若采用集中式刷新，则每2ms中的最后1280.5s=64s为集中刷新时间，不能进行正常读写，即存在64s的死时间若采用分散式刷新，则每1s只能访问一次主存，而题目要求CPU在1S内至少要访问次，也就是说访问主存的时间间隔越短越

27、好，故此方法也不是最适合的比较适合采用异步式新：采用异步刷新方式，则两次刷新操作的最大时间间隔为2ms/128=15.625S，可取15.5s；对全部存储单元刷新一遍所需的实际刷新时间为：15.5S128=1.984ms；采用这种方式，每15.5s中有0.5s用于刷新，其余的时间用于访存(大部分时间中1s可以访问两次内存)。批语回答基本正确20、某机器中，已知配有一个地址空间为0000H1FFFH（16进制）字长16位的ROM区域。现在再用RAM芯片（8K8位）形成16K16位的RAM区域，起始地址为2000H。假设RAM芯片有CS(非）和WE(非)信号控制端。CPU地址总线为,数据总线为,控

28、制信号为R/W(非)，MREQ(非)（当存储器进行读或写操作时，该信号指示地址总线上的地址是有效的）。要求：（1）画出地址译码方案（2）将ROM和RAM同CPU连接。正确答案：我的答案：批语回答基本正确21、用512K16位的Flash存储器芯片组成一个2M32的半导体只读存储器，试问：（1）数据寄存器多少位？（2）地址寄存器多少位？（3）共需要多少个这样的存储器件？（4）画出此存储器的组成框图。正确答案：（1）32位（2）21位（3）8片（4）见图。我的答案：解：1.数据寄存器32位2.地址寄存器23位3.共需要8个这样的器件批语回答正确22、在一个分页虚存系统中，用户虚地址空间为32页，页长1KB，主存物理为16KB。已知用户程序有10页长，若虚页0、1、2、3已经被调入到主存8、7、4、10页中，请问虚地址0AC5和1AC5(十六进制)对应的物理地址是多少？正确答案：解：页长1KB，所以页内地址为10位。主存物理页面数：16页，共14位地址码(其中页面号4位，页内地址10位)用户虚地址空间：32页，页面号为031；共15位地