ASIC复习题集解析.docx

1、ASIC复习题集解析华南理工大学微电子技术专业专用集成电路设计复习题集一、填空题： 1 专用集成电路（ASIC）是相对于 常规通用集成电路 而言的, 通常指 全定制集成电路 、 半定制集成电路 、 可编程逻辑器件 和 现场可编程ASIC 。(4) 2 全定制设计方法是由用户根据 按自己的要求，独立地进行集成电路产品设计。这种设计方法具有最优性能，即有 、 和 。(4) 3 “MOS执行系统”（MOSIS）或多项目芯片（MPC）的宗旨是 多用户共同生产不同的电路 ；他们建立的意义是： 使每个电路品种分担的掩膜和流片的费用大为降低 。(10) 4 预测世界集成电路发展的 Moole 定律指出，集成

2、电路的复杂度 每六年增加十倍 。(12) 5 制作ASIC的基本工艺有 CMOS 、 BiCMOS 、 Bipolar Analog等，当前的主流工艺是 CMOS 。(15) 6 ASIC设计，不但要考虑功能设计，还要考虑 ；最近进一步提出了 的设计思想。 7 第三代EDA技术是以 高级语言描述、系统级仿真和综合 和 以数据刻为核心等 为特征的EDA技术，亦称 电子系统设计自动化技术(ESDA) 。(20) 8 系统级仿真和综合建立在 自上而下的分层设计 的系统级设计思想和 并行设计环境框架体系 结构之上。(21) 9 门阵列母片上通常包含有 基本门 、 输入输出缓冲器 和 内引线压焊块 等几

3、部分。(5) 10 标准单元库中同一系列标准单元版图有相同的 高度 ，和位置相同的 电源馈线 。(100)11 金属连接线较多晶硅线优点在于 功耗低 、时延小 。12 采用多层布线的目的是提高 工作速度 、降低功耗、 提高芯片利用率 。13 在双层金属布线高速 CMOS门阵，第一层金属布线多布置 与晶体管源漏极相连的经属线和小信号线，第二层金属布线多布置 电源馈线和大信号线 。14 在逻辑功能和系统频率确定之后，芯片功耗与分布电容、工作电压之间的关系是 P = CV2f 。15 芯片中的互连布线时产生 分布电容 的主要因素之一。采用 分段布线 可以成倍地降低 互连布线的分布电容 。16 在线宽

4、减少、器件密度迅速提高情况下，分段布线可成倍地降低 互连布线的分布电容 ，减少 互连布线时延 ，降低器件功耗，提高器件工作可靠性。17 采用门阵列方法设计专用芯片，用户需设计 引线孔 和 连线 两种掩膜。 18 标准单元在单层布线时，如需要布线穿过单元行，则要调用和加入 连线单元 。(8) 19 在单层多晶硅、双层金属布线的ASIC中，一般第一层金属线用作 单元内部连线 ，I/O线则采用 垂直的多晶硅线或第二层金属线 ，而第二层金属线用于 芯片中电源馈送线 。(8) 20 Xilinx FPGA采用LCA结构，其主要的硬件资源有 、 、 。21 用户可配置输入/ 输出功能块（IOB）提供 外部

5、封装引腿信号 与 内部逻辑 之间的接口。 22 Xilinx FPGA可编程内部连线长线连线资源用于传送 的信号。23 在可编程ASIC 中，开关是最基本的布线资源之一。按照实现的技术它可采用 由RAM单元控制的传输晶体管、熔丝或反熔丝、可编程ROM 单元等形式。24 闪速存储器的基本特点是 擦除速度快， 按页同时擦除所有单元 。25 在可编程ASIC 中，传输晶体管作为开关元件对信号有 电平损失（降低）作用，因此一般在开关矩阵周围配有 电平恢复缓冲器 。26 FPGA设计ASIC的过程的主要步骤有 、 、和 等。 27 在采用Viewdraw软件进行电路图输入时，要对电路图中各元件、框图符号

6、、节点标注 ，和LCA 。 28 Xilinx元件库，主要包括 、 和 等三类。 29 在XC2000系列元件库中，可用I/O端口单元（PAD）, 可分为 、 和 三种。 30 在XC2000系列元件库中，缓冲器标准单元（BUF）, 可分为 、 、 和 四种 31 XNF文件是是Xilinx公司的 文件。完成电路图输入后，应调用 程序将草图文件转换成XNF文件。 32 层次式电路设计图转换成XNF文件后，必须调用 程序对其进行合并处理，生成一个 文件。 33 XACT可支持Viewlogic的Viewsim软件，用来完成 和LCA布局布线后的 。34 制定IEEE 1149.1 边界扫描测试标

7、准的目的是 提供有效测试极紧引线间的电路板上元件连接状态 的能力。 35 为满足边界扫描测试标准，每个IC 输入输出引腿增加一个 边界扫描寄存器（BSR），用来观擦和控制每个引腿的状态。36 测试接入端口（TAP）有四个，即 TMS TCK TDI 和 TDO。37 TAP 控制器是 JTAG 逻辑测试电路的关键电路，其输入信号是TMS 和 TCK，产生用于测试电路其他部分的 时钟和控制信号。38 VHDL 既可以被计算机阅读又可以被人阅读，它支持硬件的 设计 、 验证 、 综合 和 测试 。39 VHDL 支持硬件设计数据的 交换 、维护 、 修改 和硬件的实现。40 VHDL 支持 行为

8、领域和 结构 领域的硬件描述，并且可以从最抽象的系统级一直到最精确的逻辑级。41 VHDL 主要优点之一是：在描述数字系统时，可以使用前后一致的语义和语法跨越多个层次，并且使用跨越多个级别的混合描述模拟该系统。42 设计实体是VHDL 中的 基本单元和最重要的抽象，它可以代表 整个系统、一块电路板、一个芯片、一个复杂的单元或一个简单的门电路。43 VHDL 提供了一系列顺序语句和一系列并行语句。顺序语句的主要目的是用来实现 模型的算法部分；而并行语句则基本上用来表示 黑盒的连接关系。44 VHDL 模型的最基本表示方法是 并行执行的进程 的网络，进程之间通过信号或共享变量 进行通信。45 在A

9、SIC项目设计流程中，要最先写出设计规范。设计规范抽象地描述了所设计的电路的功能、接口和整体结构。46 行为级描述可以用硬件描述语言来写，47 完成了行为级描述的行为算法优化与功能仿真以后，通常需要进行向寄存器传输级(RTL)描述的转换。这是因为现有的EDA工具只能接受RTL描述的HDL文件进行自动逻辑综合。48 为了进行RTL级的仿真验证，设计者必须描述出在所设计的电路中的数据流。49 逻辑综合的目标是将RTL的HDL源代码映射到具体的工艺上，把RTL描述转换成门级网表。50 门级网表是使用门电路以及门电路之间的连接来描述电路的方式。51 实现自动逻辑综合的前提是要有逻辑综合库的支持。综合库

10、内部包含了相应的工艺参数，典型的单元门的门级延迟、单元面积、扇入扇出系数等等。52 自动逻辑综合工具总是将主要的设计指标作为综合过程的约束条件，对一个电子系统而言，主要的设计指标有时钟频率、功耗、芯片面积、端口区动能力等。53 逻辑综合后的仿真叫做门级仿真。门级仿真包含了门单元的延迟信息，因而门级仿真需要相应工艺的仿真库的支持。54 门级网表是产生版图的自动布局布线工具的输入。55 在完成版图的布局布线之后，把从版图中提取的参数反标到门级网表中，进行包含门延时、连线延时的门级仿真，称作后仿真。后仿真主要是进行时序模拟。56 SoC芯片设计中实现IP复用的关键是IP的知识产权保护。57 集成电路

11、技术正在由电路集成向系统集成发展。系统集成不仅仅是很多电路的简单的二次集成，而是在设计时就从系统功能和性能出发。结合芯片结构，软件硬件协同设计，实现算法与芯片的相结合，引入新的体系结构，给信息处理系统带来一场革命。58 片上系统（SoC）最主要的三个技术特征 深亚微米芯片技术 、 软硬件协同设计 、 IP核的设计和设计复用技术 。59 1996年9月世界35个著名公司成立了一个国际性企业联合组织：VISA:The Virtual Socket Interface Alliance .虚拟插座借口联盟，VISA的目标是开发IP模块的接口，制定一系列开放标准，IP功能评价和验证方案。60 SoC芯

12、片加工技术要求在一条工艺线上能兼容不同类的IC生产工艺。目前SoC芯片加工线大多是可修改的CMOS高速数字逻辑电路工艺加工线，可以方便地增加工艺加工模块，适应SoC芯片加工要求。可增加的工艺加工模块包括：精密模拟电路工艺模块，高密度存储器工艺模块（含SRAM，SDRAM，EEPROM, FLSHROM），射频电路工艺模块等。 二、简答题（本题答案写在答卷纸上）1、 试述全定制设计方法的优点和缺点。全定制ASIC是为某一用户的某一产品设计的ASIC。它的优点是:人工参与布局与布线，使元件排列和布线尽可能紧凑，得到最优电路性能和最省的芯片面积。它的缺点是:需要得到全部的掩膜版图，工作量特别大，周期

13、长，设计费用高，投资风险大。2、 专用集成电路的分类ASIC可分为 全定制集成电路(Full-Custom IC)，半定制集成电路(Semi-Custom IC)，可编程逻辑器件(PLD)和现场可编程ASIC。3、 试述专用集成电路工程设计的重大意义4、 什麽是 Foundry ？什麽是多项目芯片，他们的建立或提出有什麽意义？5、 CMOS 常规门阵有哪些硬件资源？门阵列电路通常应具有:(1) 用来与外引线相连接的接线点(压焊盘)(2) 输出缓冲单元，用以驱动较重的负载和实现隔离(3) 分布式电源馈线和地线(4) 晶体管阵列和二极管阵列(5) 埋层连线，分单层金属连线和双层金属连线两种。6、

14、在百万门级深亚微米ULSI 中，互连布线出现什麽新问题，采用什麽新技术来解决？7、 画处给出的单元版图的晶体管级电路，指出这是一个什麽功能单元？8、 试述“门海”的结构特点，门海技术是如何实现栅隔离的？9、 和门阵列技术相比，标准单元设计方法有哪些优点？其最大的缺点是什么？10、 试分析CMOS工艺制造的IC在结构、性能上的特点。11、 简述可编程ASIC 中的各种编程开关元件的原理和特点。12、 反熔丝型编程元件比熔丝型编程元件有哪些优点？13、 画出浮栅结构 EPROM 晶体管（FAMOS）结构示意图，说明其写、擦工作原理。14、 画出叠栅结构 EPROM 晶体管（SIMOS）结构示意图，

15、说明其写、擦工作原理。15、 可编程ASIC PROM、PLA、PAL、GAL 的电路结构特点？有何优缺点？16、 CPLD有哪些特点？起引腿锁定能力是由哪些方面的结构特点来保证的？17、 CPLD 的硬件资源和各功能单元的电路结构？18、 ESDA 技术有哪些基本特征？19、 VHDL 除了作为一种计算机语言所具备的特征外，还有什麽特点？ 18、试述一个设计实体的结构描述。 19、VHDL 的顺序语句和并行语句的功能格式什麽？20、Xilinx FPGA有哪两方面的创新技术？ 21、分析XC4000 FPGA 简化 IOB 方框图中，当 Pad 作为输入时，各硬件单元的工作情况。 22、分析

16、XC4000 FPGA 简化 可编程逻辑块CLB 的工作原理。 23、试述在FPGA设计输入中建立框图符号的作用？ 24、在FPGA设计输入中，要求认真标注LCA布局布线控制参数，有何意义？ 25、FPGA 应用课计有哪些主要步骤？ 26、试述 FPGA 设计实现的过程。 27、分别说明 WIR2XNF、XNFMERGE、XNFMAP、MAP2LCA、APR、XDE、MAKEBIT 等设计程序命令的功用。 28、画出 FPGA 设计输入、设计实现和设计仿真的流程。（命令用方框，产生文件类型用椭圆框）（如P126） 29、试述Xilinx FPGA数据配置的原理和过程。 30、用传输门在CMOS门阵网表上设计一个DFF （D触发器） 31、用传输门在CMOS门阵网表上设计一个JKFF （JK触发器） 32、试指出网表设计中的错误。33、制定IEEE 1149.1 边界扫描测试标准的目的是什麽？ 34、为满足边界扫描测试标准，每个IC 输入输出引腿增加一个 边界扫描寄存器（BSR），起作用是什麽? 35、测试接入端口（TAP）有哪四个？36、试述TAP 控制器 的作用和构成。37、试解释三种类型的芯核：软核、硬核和固核。