武汉理工 DSP原理及应用 实验指导书.docx

1、武汉理工 DSP原理及应用 实验指导书TMS320C5402芯片介绍1 DSP芯片介绍1.1 DSP芯片及系统TI是全球DSP的主要供应商，其DSP芯片已经发展了好几代。其发展过程如下：1）C2x是技术比较成熟的一代DSP处理器，在我国有着广泛的应用。不过它已逐渐退出历史舞台。2）C2XX是TI公司的一代高性能、低价位定点DSP处理器。主要有TMS320C203/C204/C205，TMSC209.TMS320F206/F207,时钟频率达40M，它是TI最早使用片内内存的一代DSP芯片。3）C54x是TI推出的又一代高性能、低功耗定点DSP处理器。包括541，542，545，548。C54X

2、满足实时嵌入设备的要求。如电信设备，无线通线设备。4）TMS320C62XX系列是新一代超高性能DSP处理器。例如TMS320C6201.它的最大处理能力高达1600MIPS,即16亿次每秒定点运算，是当前市场中所有的定点DSP芯片中速度最快、处理能力最强的DSP处理器。用于移动式无线基站、调制解调器、语音压缩、多媒体系统、家电领域。TMS320系列中同一代芯片具有相同的CPU结构，但是片内存储器和片内外设的配置是不同的。TMS320C54x DSP具有如下的优点：1) 具有哈佛结构的CPU，具有高度的并行性；2) 包含定点，浮点，多CPU；3) 主要用于实时处理；4) 灵活的指令集；5) 高

3、速；6) 并行；7) 性价比高；8) c编程。TMS320C54x DSP芯片的总体结构如下： 从上图可以看出，DSP芯片具有计算，存储，和通信的功能。这恰好与数字思想是吻合的。只要对数字比特进行运算和存储及传输就能完成任何复杂的功能，这就是数字化的思想。在此CPU充当计算功能，而片内存储起数据缓存作用，另外片内外围电路则是传输通道。除上述结构特征外，DSP芯片还具有适合于数字信号处理的特点：1）改进的哈佛结构。冯诺依曼结构，其特点是程序和数据共用一个存储空间。统一编址依靠令计数器提供的地址进行区分。由于对数据和程序进行分时读写，执行速度慢。哈佛结构是程序和数据具有独立的存储空间，有着各有的独

4、立总线。由于可同时对数据和程序进行寻址，它大大地提高了数据处理能力。改进型哈佛结构是在数据总线和程序总线之间建立交叉连接。这样允许数据存放在程序存储器内，另外指令可存储在CACHE中。2）流水线操作。一个指令是分为取指令、译码、取操作数、执行。显然是顺序的，但如果有多条这样的流水同时进行，将会大大减少指令执行时间。3）采用硬件乘法器。4）一套专门为数字信号处理而设计的指令系统。5)快速的指令周期。6)良好的多机并行运行特性，提供了并行运行的通信接口。一个相对完备的DSP系统框图如下所示DSP系统具有如下特点：1）精度高,相比R/L/C网络只要提高A/D和D/A的精度将有效提高整体精度。2）可靠

5、性强。由数字电路的特点所决定。3）集成度高。4）接口方便。对于系统集成接口设计是关键。5）灵活性好。可编程。6）保密性好。1.2 CPU及总线结构TMS320C54x CPU包括：1) 具有一条程序总线，三条数据总线，四条地址总线的哈佛结构。2) 40bit的算术逻辑单元，包含一个40bit桶行移位器和两个40bit的寄存器，寄存器是用来保存CPU的运算结果或提供数据输入的。3) 可以在一个周期内执行乘及累加操作的硬件单元mac指令。4) 比较，选择，保存单元，CSSU。5) 指数编码器。6) 两个地址产生单元，包括八个辅助寄存器和两个辅助寄存器算术单元。a) 数据地址产生单元b) 程序地址产

6、生单元7) 桶形移位器。8) 1717bit乘法器TMS320C54x具有增强的哈佛结构，它共有八条总线，如下图：分开的程序和数据空间允许同时访问程序和数据。提供了高并行性。例如在一个周期内可以执行三次读和一次写。正是利用了这种结构，DSP可以执行特定指令的同时把结果并行的保存起来。1）程序总线：用来访问程序空间的指令代码和立即数。例如系数表，可以用三个指令访问程序空间，MVPD、READA、WRITA。2）三条数据总线与各种单元相连，包含CPU片内外围与数据空间等。3）四条地址总线可以在一个周期产生两个数据空间地址（使用ARAU0和ARAU1）。1.3 内部存储器组织存储空间分成三个空间：程

7、序，数据，I/O.空间。例如：C5402具有1M的程序空间，64k的数据空间，64KI/O空间。也就是说CPU可以访问数据的空间最大是三者的和。空间是空间，但要有物理实现。为了提高访问速度和稳定性，DSP内部一般都实现了存储器。14k的ROM。内容包含：1) BOOTLOADER2) 256字的u律表3) 256A律表4) 256字的sin查找表5) 中断向量表216k的DARAM（地址范围0080-7FFF）。DARAM分成2块，每块可以在一个周期两次读，或者一次读一次写。这16K的DARAM本身是映射在数据空间的，但同时可以将16k的映射到程序空间。C5402的存储空间映射如下图：1.4

8、数据寻址包含以下几种方式寻址： 立即寻址 绝对寻址 直接寻址 间接寻址 累加器寻址 堆栈寻址 存储器映射寻址1）立即寻址这种寻址将操作数编码在指令中即不用立即数可以是3，5，8，9，16。例如ld #K，asm 就是3bit的操作数。2）绝对寻址在此种方式中，用数字和符号来表示地址。例如：buffer .usect “buf”,10，分成4种： 数据空间地址寻址MVDK Smem,buffer 程序空间地址寻址mvpd pmad,Smem 端口地址寻址PORTR FIFO,*AR5 *(lk)寻址LD *(buffer),A3）累加器寻址使用累加器里的内容作为地址。这种寻址主要用来访问程序空间

9、的数据。Reada，writa。4）直接寻址指令直接包括操作数的地址，但它只包括低7bit地址。7bit是地址的偏移量。所以这种寻址要结合基地址来访问操作数。基地址可以是DP和SP的内容。CPL=0 由DP里的9bit和7bit偏移量来合成16bit地址CPL=1 由SP里的16bit地址加上7bit偏移量来合成16bit地址5）间接寻址指令中并包括地址，地址是由辅助寄存器来指示的。所以指令要指明使用哪个辅助寄存器。例如：ld *ar2,a，使用间接寻址的好处：可以方便的对一块连续的数据空间进行灵活多变的访问。6）存储器映射寄存器寻址这种寻址方式使用来访问存储器映射寄存器，它类似于直接寻址，但

10、它并不需要基址指示，因为0000007f，因此在0页，例如STM #12,AR37）堆栈寻址一般程序都要用到堆栈区，堆栈寻址的指令有：PSHD，PSHM，POPD，POPM。 定义堆栈的方法： 首先，分配一段存储空间用作堆栈 stack .usect “stack_buf”,100 ld #stack+100,sp1.5 片内外围1）一般I/O XF (输出)BIO（输入）可以用来指示某种含义SSBX XF RSBX XF 2）定时器。C54X定时器是内置于芯片的下数计数器，能用来周期性地产生定时器中断。定时器因此提供了一个方便的方法来执行周期I/O或其它功能。定时器的逻辑方框图如下： TSS

11、 停止计数=1重新计数 TRB 重新加载周期=1 PSC 预分频值 TDDR定时器的下除率 TINT 向CPU中断 TOUT 定时时钟输出3）时钟产生电路。DSP芯片内具有振荡电路和锁相倍频电路。具有两种时钟输入方式：一是外接晶体，则内部振荡电路工作。二是外接时钟源。比如有源晶振。不管哪一种，我们提供的都是频率较低的时钟，最终都要经内部倍频后供给CPU。这样做好处是减小了外部对时钟的干扰，及它对外界的干扰。4）主机接口是一个8bit的并行接口，它可以与任何主设备（例如PC和单片机）或主处理器接口。54x和主设备之间的信息交换是通过54x内部的存储单元来实现的。对于5409，5402由于它们具有

12、增强的主机接口，所以主设备可以访问DSP内部的全部存储单元。主机接口是54x的外围电路，而主设备作为接口的控制者，这极大的便利了任何主设备与DSP之间交换信息。主机接口包括：1）三个寄存器。这三个寄存器分别是数据锁存寄存器，地址寄存器，控制寄存器。2）HPI控制逻辑。3）HPI控制寄存器。4）与DSP内部交换数据和地址的逻辑电路。 总结以下，HPI接口信号线可以分为如下几类：1)八根数据线（HD0-HD7）。注意它不仅用来传送数据，也用来传送地址信息和控制信息。所以这八根数据线是主设备和DSP交换信息的通道。2)地址信息（HCNTL0/1,HBIL,HR/W）。注意这里地址并不是真正意义上的地

13、址线，因为主设备并不能直接访问DSP内部的存储单元，而只能访问内部HPI的三个寄存器，所以HPI的地址线实际只有4根。3）控制访问时序的信号线。包含地址锁存信号HAS,片选信号HCS,数据锁存信号HDS1,HDS2。4)中断和准备传送输出。1）在时间（a）,控制信号HCNTL0,HCNTL1,HR/W,和HBIL设置成需要的逻辑电平。这些信号指示了访问HPI的类型，以及是访问哪个寄存器，是读还是写。2）在时间（b），HDS1的下降沿将控制信号HCNTL0,HCNTL1,HR/W,和HBIL锁存，这样就将HPI设置成所需要的访问模式。3）在时间（c）,HDS1的上升沿指示要写入的数据已呈现在HP

14、I数据线HD0-HD7。上。如果是读数据，HDS1的上升沿指示数据已被读取。4）根据时序，就可以设计PC并口与HPI的接口程序。从上面已知道主设备与HPI的信息交换是通过读写三个寄存器实现的。只有在实现了访问寄存器的基础上，才能实现任何复杂的通信。可以把访问寄存器看作是HPItoPC的物理通道，只有通道畅通，才能在此通道实现所需要的数据交换。根据时序，就可以设计PC并口与HPI的物理通道。5）多通道缓冲串口McBsp。它是一个非常重要的接口，多可与多种设备接口。例如与满足工业标准的编码器接口，各种模拟接口芯片AIC，串行的A/D和D/A。McBsp是一个双向的同步串口,它与外界是通过帧同步，时

15、钟同步，及信号线通信.帧同步指示一个串行数据帧的开始,时钟同步确定何时采样信号线上的bit。 McBsp寄存器的访问：外部对这些寄存器的访问是通过两个寄存器来完成的：1）一个是存放偏移量的子段寄存器2）一个是存放访问数据的寄存器这两个寄存器都被映射到数据存储空间，并且地址是相连的MCBSP具体的通信过程是靠一系列寄存器来控制的。以外部的接口连接来说是非常简单的，关键在于对寄存器的设置。可以理解成串行通信=寄存器的设置。初始化：包括对5个寄存器的初始化1) 采样时钟发生器2）引脚控制3）控制寄存器1，控制寄存器24）接收控制寄存器5）发送控制寄存器1.6 中断分为内部中断和外部中断。而内部中断又

16、分为软中断和硬中断。中断的产生：1） 过INTR,TRAP,RESET指令来申请软中断2） 件中断由外部设备信号触发3） 由外部的三个中断端口来触发4） 由片内外围电路来触发。中断的处理三步曲， 中断处理的软件实现。1）在程序一开始要重新映射中断向量表中断向量表告诉我们中断服务程序的入口地址。例如 stm #0011000001100000b,PMST;001100000b IPTR: 中断向量驻留在03000h;1b MP/MC_: 片内 ROM 不使能;1b OVLY: 片内 RAM 映射到程序和数据空间;0b AVIS: 地址可见模式关闭;0b DROM: 片内 ROM不映射到数据空间;

17、0b CLKOFF: CLOCKOUT 不被禁止;0b SMUL: 乘饱和被禁止;0b SST: 保存饱和被禁止 中断向量表里的入口地址2）编辑好中断向量文件例如* 文件名: vectors.asm* 功能: 软异步串口程序的中断向量表 * Author: Robert J. DeNardo * Texas Instruments, Inc * Revision History: * 11/12/99 Original Code Robert DeNardo * .mmregs ;用寄存器名表示映射寄存器是合法的 .sect vecs .ref _c_int00;c语言程序入口标志 ；外部程序

18、定义的，本程序引用 .ref HS_HANDLE .ref VS_HANDLE .ref SAMPLE_HANDLE .ref _UARTDMARxISR ;DMA接收中断服务程序 .ref _UARTDMATxISR;DMA发送中断服务程序ResetVector: ; 复位向量，每个中断源占4个字 bd _c_int00;主程序入口，延迟跳转，不破坏流水线 stm #100,spnmi: RETE ; NMI Vector，没使用该中断 NOP NOP NOPsint17 .space 4*16 ; SWI 17，软件中断空间sint18 .space 4*16 sint19 .space

19、4*16 sint20 .space 4*16 sint21 .space 4*16 sint22 .space 4*16 sint23 .space 4*16 sint24 .space 4*16 sint25 .space 4*16 sint26 .space 4*16 sint27 .space 4*16 sint28 .space 4*16 sint29 .space 4*16 sint30 .space 4*16 int0: B HS_HANDLE ; 外部中断 0，无条件跳转 nop nopint1: B VS_HANDLE ; 外部中断1 nop nopint2: B SAMPL

20、E_HANDLE ; 外部中断2 nop noptint: RETE ; 定时器中断，没使用该中断 nop nop noprint0: RETE ; McBSP0 接收中断，没使用该中断 nop nop NOPxint0: RETE ; McBSP0 发送中断，没使用该中断 nop nop noprint2: RETE ; McBSP2 接收中断，没使用该中断 nop nop nopxint2: RETE ; McBSP2 发送中断，没使用该中断 nop nop NOPint3: RETE ; 外部中断 3，没使用该中断 nop nop nophpi: RETE ; 主机接口中断，没使用该中断

21、 nop nop NOPrint1: RETE ; McBSP1 接收中断，没使用该中断 NOP NOP NOPxint1: RETE ; McBSP1 发送中断，没使用该中断 NOP NOP NOPDMAC4Vector: ; DMA 通道4中断 b _UARTDMARxISR nop nopDMAC5Vector: ; DMA 通道5中断 b _UARTDMATxISR nop nop b $ ; Reserved nop nop b $ ; Reserved nop nop1）设置IMR寄存器以允许该中断。例如：STM #1,IMR则使能外部中断0。2）允许全局中断。rsbx intm中

22、断服务程序该做的事。3）将一些寄存器压入堆栈。4）清除中断响应标志。 STM #01h,IFR;清中断标志。5）暂时屏蔽该中断andm #0fffeh,*(imr)。6）处理程序。7）清中段屏蔽orm #1,*(imr)。8）出栈。9）返回。1.7 C5402引脚和信号说明 TMS320C54xx整个系列的型号基本上都采用薄的塑料或陶瓷四方扁平封装（TQFP）。本节描述C54xx的引脚表示图及其对应的信号说明。下图为球面封装引脚分配图。1） 3 C5402引脚和信号说明地址与数据信号A19A0输出/高阻并行地址总线A19A0，用于对片外数据/程序存储器及I/O寻址。A19A16用于扩展程序存储

23、器寻址。另外，数据总线具有总线保持的特性。D15D0输入/输出/高阻并行数据总线D15D0，用于在CPU内核、片外数据/程序存储器或I/O器件之间传递数据。当没有输出，或者当RS或HOLD起作用时，D15D0呈高阻。初始化、中断和复位操作信号IACK输出/高阻中断响应信号，说明芯片收到了一个中断。INT0INT1INT2INT3输入外部用户中断输入。它们具有优先权，优先级高于中断屏蔽寄存器和中断方式位屏蔽。NMI输入非屏蔽中断。RS输入复位输入使它中止执行。MP/MC输入微处理器/微计算机方式选择引脚。如果复位时该信号为低（微计算机方式），那么内部程序ROM将映射到程序存储器空间。一般I/O信

24、号BIO输入转移控制输入。XF输出/高阻外部标志输出（软件可控信号）。XF可由指令RSBX和SSBX，或写状态寄存器ST1使信号变为高或低。存储器控制信号DSPSIS输出/高阻数据、程序、I/O空间选择信号。DS、PS和IS除非与一个特定的外部空间通信时被置为低，其他时候总为高。有效期与有效地址对应。READY输入数据准备好输入，表示一个外围设备正准备好对数据进行传输。R/W输出/高阻读/写信号，表明在与外围设备通信时的传递方向。IOSTRB输出/高阻I/O选通信号。通常为高，除非外部总线访问一个I/O设备时才为低。振荡器/定时信号CLKOUT输出/高阻主时钟输出信号。该信号周期为CPU的机器

25、周期，片内机器周期与该信号的上升沿同步。同样，CLKOUT在EMU1/OFF为低时呈高阻态。CLKMD1CLKMD2CLKMD3输入时钟模式片外/片内输入信号。该信号允许选择不同的时钟方式，如晶振外部时钟和各种PLL系数。此设置可以由软件改变。X2/CLKIN输入从晶振到内部振荡器的输入引脚。如果没有使用内部（晶体）振荡器，外部时钟信号就会输入到使用该引脚的器件中去。内部机器周期时钟工作方式引脚（CLKMD1、CLKMD2和CLKMD3）输入的时钟方式决定。X1输出内部振荡器到外部晶振的输出引脚。如果没有使用内部振荡器，X1应该不接。OFF影响X1。/振荡器/定时信号TOUT输出定时器输出。T

26、OUT在片内定时计数器减至0时产生一个脉冲信号，该脉冲为一个时钟周期宽度。缓冲串口信号BCLKR0BCLKR1输入接收时钟。输入的外部时钟用于数据接收脚（DB）到缓冲串口接收移位寄存器（RSR）的时序控制。在缓冲串口传递期间，必须有该信号。BCLKX0BCLKX1输入/输出/高阻发送时钟。该信号用于数据从串口发送移位寄存器（XSR）到数据发送引脚的时序控制。BDR0BDR1输入可缓冲的串口数据输入。串行数据由BDR0/BDR1在RSR中接收。BDX0BDX1输出/高阻可缓冲的串口发送输出。串行数据通过BDX从XSR发送。当没有数据发送或EMU1/OFF为低时，BDX0O、BDX1呈高阻态。BF

27、SX0BFSX1输入/输出/高阻用于发送的可输入/输出的帧同步脉冲。BFSX的下降沿将初始化一个数据发送过程，同时启动XSR的时钟。主机接口信号HD0HD15输入/输出/高阻并行双向数据总线。HD0-HD7输入/输出/高阻并行双向数据总线。HCNTL0HCNTL1输入控制脉冲。HBIL输入字节确认输入。HCS输入片选输入。HDS1HDS2输入数据选通输入。HAS输入地址选通输入。HR/W输入读/写输入。HRDY输出/高阻准备好输出。处理机构向外围设备表示已准备好HINT输出/高阻中断输出。主机接口信号HPIENA输入HPI模式选择输入。电源的信号CVDD电源+VDD。CVDD是指定的CPU核的

28、电源电压。DVDD电源+VDD。DVDD是指定的I/O引脚的电源电压。VSS电源地。Vss是指定的器件电源地。IEEE 1149.1测试引脚TCK输入IEEE标准1149.1测试时钟。TD1输入IEEE标准1149.1测试数据输入。TDO输出/高阻IEEE标准1149.1测试数据输出。TMS输入IEEE标准1149.1测试方式选择，具有内部上拉电阻。TRST输入IEEE标准1149.1测试复位。EMU0输入/输出/高阻仿真中断引脚0。EMU1/OFF输入/输出/高阻仿真中断引脚1。实验一 DSP开发环境的建立一、实验目的1、 了解CC（或CCS）的组件及其安装；2、 了解DSP实验系统的组成及仿真系统的安装；二、实验步骤1、 认真阅读“附录”，了解CC（或CCS）的功能组件。2、 下面以Code Composer Studio 5000 (以下简称CCS)为例，介绍CCS的安装过程。打开CCS安装光盘，点击C5000（2.0）文件夹下Setup.exe进入安装界面，点击Code Composer Studio开始安装,点击Next,点击YES，点击Next,点击Next,选择安装路径后，点击Next(建议使用默认安装路径),安装等待，点击Finish完成安装。安装程序将在自动批处理文件中添加变量，以确保CCS 的正常工作。实验二 利用CC