华工网络下数字电子技术作业五大题共16小题.docx

1、华工网络下数字电子技术作业五大题共16小题一、逻辑代数基础(逻辑函数化简、变换)（1小题）1、函数Y(A,B,C,D)m(0,2,7,13,15)d(1,3,4,5,6,8,10)，要求：（1）利用卡诺图将Y化为最简的“与或”表达式；（2）将该最简的“与或”表达式变换为与非-与非式；（3）将该最简的“与或”表达式变换为或非-或非式。二、器件（门电路、触发器、存储器、ADC/DAC）（8小题）1、写出如图2-1所示电路中门电路的类型，并写出输出端Y1、Y2、Y的表达式。VCCTTLRLAY1YBTTLCY2D图 2-1答：三态与非门，上为低电平有效，下为高电平有效；EN=0，Y1=(AB)，Y2

2、=高阻抗，Y=(AB)；EN=1，Y1=高阻抗，Y2=(CD)，Y=(CD)。2、写出如图 2-2所示电路中门电路的类型，并分别写出下图中当控制信号 EN=0和EN=1时输出端Y1、Y2、Y的表达式或逻辑状态。ENA Y1BCY2DY图 2-2答：3、电路如图 2-3所示，写出触发器输入端 D的表达式、是 CLK的上升沿或下降沿触发、触发时次态 Q*的表达式，并说明该电路对于输入信号 A来讲相当于哪种逻辑功能的触发器。A1DQCLKC1 Q图 2-3答：D=A异或Q；上升沿触发； Q(n+1)=D=A 异或Q(n)；T触发器。4、电路如图2-4所示，写出触发器输入端J、K的表达式、是CLK的上

3、升沿或下降沿触发、触发时输出次态Q*的表达式，并说明该电路对于输入信号A来讲相当于哪种逻辑功能的触发器。A1JQC11KQCLK图 2-45、存储器2114的逻辑符号如图2-5所示，问：（1）是RAM还是ROM？（2）2114的地址线、数据线分别为几根？（3）2114的容量是多少？2114A9A0D3R/WD0CS图2-5答：（1）是RAM（2）2114的地址线则地址线有2根：A0A1（22=4）数据线有4位：D0D3（3）2114的容量1K*4？6、四片RAM2114（1K4）组成的RAM容量扩展电路如图2-6所示。问：（1）该扩展电路的存储容量为多少？（2）该电路采用何种容量扩展方式？并简

4、要说明原因。A1124Y3Y2A10译码器Y1A9Y0A0R/WA9A0R/WCSA9A0R/WCSA9A0R/WCSA9A0R/WCS2114（1）2114（2）2114（3）2114（4）D3D2D1D0D3D2D1D0D3D2D1D0D3D2D1D0D3D2D1D0图2-6答：（1）（2）采用：字扩展方式7、将数字信号转换为模拟信号需要采用什么类型的转换器？若该转换器由电阻网络和集成运放以反相求和运算的形式构成（4位数字量），假设参考电压VREF=-8V，那么当4位数字量输入d3d2d1d0分别为0101时输出模拟电压vo等于多少？答 :数字模拟转换（digital-to-analogc

5、onversion、D/A转换器）是计算机采集控制系统与模拟量控制对象之间紧密联系的桥梁。D/A转换器的作用是将离散的数字信号转换为连续变化的模拟信号；数字量是由一位一位的数码构成的，每个数位都代表一定的权。比如，二进制数1001,代码最高位的权是 23=8,此位上的代码1表示数值 1*20=1；其它数位均为1表示数值 1*23=8；最低位的权是 20=1，此位上的0,因此二进制数 1001就等于十进制数 9。,8、将模拟信号转换为数字信号需要采用什么类型的转换器？如果要把最大幅值为5.1V的模拟信号转换为数字信号，且要求模拟信号每变化 20mV使得数字信号最低位（LSB）发生变化，则至少应选

6、用多少位的转换器？并说明该转换器的分辨率是多少？答：级数=5.1V/0.02V=255255换算为二进制，约为 28，所以是8位的A/D转换器。三、组合逻辑电路的设计 （3小题）1、设计一个全加器，设输入为 A、B、C，输出为 S（和）、CO（进位）。（ 1）列出真值表；（ 2）写出输出S和CO的最小项之和表达式；（ 3）利用卡诺图分别将S和CO化为最简与或表达式；（ 4）分别将S和CO化为与非-与非表达式；（ 5）从整体考虑，画出最简的全部用与非门构成的逻辑图。2、已知电路有三个输入信号 A、B、C，两个输出信号 Y、Z，当A=0时输出信号 Y=0、Z=B+C，当A=1时Y=1、Z=BC。（

7、 1）要求按照图3-1所示顺序，列出真值表；（ 2）分别写出输出信号Y、Z的标准与或逻辑表达式；（3）用3线-8线3位二进制译码器74HC138以及最少的门电路画出电路图，要求输入信号A接至地址端A2，输入信号B接至地址端A1，输入信号C接至地址端A0。74HC138的逻辑符号和功能表分别如图3-2、3-3所示。图3-1 图3-274HC138的功能表输入输出S1S2+S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7011111111111111111100000111111110001101111111001011011111100111110111110100111101111010111

8、11101110110111111011011111111110图 3-3答：3、试用8选1数据选择器74LS152设计一个函数发生电路，当选择输入端S1、S0为不同状态时F与A、B的关系如图3-3所示。要求：（1）写出函数F(S1,S0,A,B)的表达式；（2）若规定S1接A2、S0接A1、A接A0，画出用74LS152实现该功能的电路图。74LS152的功能表和逻辑图分别如图3-4、3-5所示。74LS152的功能表输入输出SA2A1A0Y10000D0001D10110D6111D7A2A1A0D02D 51 1D2SD3 L Y4D47D5D6D7S图3-3 图3-4 图3-5四、时序

9、逻辑电路分析与设计 （3小题）1、逻辑电路如图4-1所示，各触发器的初始状态均为“0”。试分析：（1）该计数器是同步计数器还是异步计数器？（2）写出各触发器的驱动方程和状态方程；（3）画出完整的状态转换图；（4）说明是几进制计数器，能否自启动？Q0Q1Q2D0D1D2C0C1C2Q0Q1Q2CLK计数脉冲图 4-12、由同步十六进制计数器 74LS161和门电路组成的计数器电路如图 4-2所示。74LS161的功能表如图 4-3、图4-4所示。问：（1）本电路采用反馈置数法还是反馈清零法？并写出相应的控制端表达式； （2）本电路构成多少进制的计数器？加法还是减法？（ 3）画出完整的状态转换图（

10、含全部无效状态），并说明能否自启动。1EPD0D1D2D3CLDET74LS161CLKCLK1计数Q0Q1Q2Q3RD脉冲图 4-274LS161的功能表CLKRDLDEPET功能0异步置零10同步预置数D0D1D2D3C1101保持EPET74LS161LD保持110CLKRD（但C=0）Q0Q1Q2Q31 1 1 1 计数图4-3 图4-43、试用同步十六进制计数器 74LS161和尽量少的门电路设计一个 11进制计数器。要求采用反馈置数法，置数初值为 0000。74LS161功能表如图 4-5，逻辑符号如图 4-6所示。（ 1）画出电路图，要求所有输入引脚不能悬空。（ 2）根据你的设计

11、，如果CLK时钟周期为1ms，则Q3、Q2的周期分别为多少？（3）根据你的设计，如果Q3Q2Q1Q0的初值是 1010，则次态是什么状态？如果初值是 1011，则次态应该是什么状态？（4）能否直接利用 Q3作为进位输出？如果可以其属于上升沿还是下降沿触发进位？74LS161的功能表CLKRDLDEPET功能0异步置零10同步预置数D0D1D2D3C1101保持EPET74LS161LD保持110CLKRD（但C=0）Q1Q2Q3Q01111计数图4-5 图4-6五、脉冲波形产生与变换（由555定时器所构成）（1小题）1、由555定时器组成的电路分别如图5-1、5-2、5-3所示，555定时器的

12、功能表如图5-4所示。问：（1）哪个电路构成单稳态触发器？试定性画出单稳态触发器的输入vI、输出vO的电压波形图；并写出单稳态触发器的暂稳态持续时间tW的计算式；（2）哪个电路构成多谐振荡器？试定性画出多谐振荡器电压vI和vO的波形图，并写出多谐振荡器输出vO的周期T和频率f的计算式；（3）哪个电路构成施密特触发器？其正向阈值电压、负向阈值电压、回差电压分别为多少？若输入vI的波形如图5-5所示，试定性画出对应的vO的波形图。R1R2vIC+VCC8 4763555vO2vI150.01F图 5-1555定时器功能表输入 输出+VCC R8 4763555vOvI215C0.01F图 5-2+VCC84763555vO2150.01F图 5-3RD4 脚01vI1（TH）vI2(TR)6脚 2脚 2VCC1VCC332VCC1VCC332VCC1VCC332VCC1VCC33vO DISC3脚 7脚1 导通1 导通保持 保持1 截止1 截止vIOVT+VTt图5-4 图5-5