自计算机组成原理 电子科大技大学 实验报告.docx

1、自计算机组成原理 电子科大技大学 实验报告实验报告课程名称：计算机组成原理学院:计算机科学与工程专业:计算机科学与技术指导教师：王 勇学生姓名：郭 小 明学 号:29实验成绩：日 期： 201年12 月 6 日电子 科 技 大 学实 验 报 告一、实验一：AU设计实验 二、实验室名称:主楼A2-41 实验学时:4三、实验目的： 1.熟悉AU的工作原理。 2.掌握多个ALU的扩展方法。 3.掌握用硬件描述语言设计ALU的方法。掌握数据的暂存和分时传送的方法。四、实验内容 设计一个8bi AU，实现两个8bit二进制数的算术运算和逻辑运算, 算术运算(加、减);逻辑运算(与、或、置1、清0); 实

2、验要求:1.设计一个4btLU模块； .如何用4bAU实现8biLU的功能? 3.数据的输入/输出 输入: 只有8个开关,如何分时输入数据？ 输出: 个指示灯(数据),1个指示灯(进位/借位） 4.控制端输入 模式控制: (算术/逻辑) 运算方式控制: （、/ ad、r 、set、lr） 分时控制位:（输入数据的使能端) 数据输入控制脉冲:五、实验原理：verilg硬件描述语言的硬件描述设计仿真功能。FPGA现场可编程逻辑门阵列的开发原理。设计图如下：六、实验器材:C机、Xilin se7.1 集成开发坏境、pq208七、实验步骤：实验代码：O 端口连接，与指示灯连接方式如图:I/O NamI

3、/ODirectionLociInptPdinIut26dinnputP32dInptP48eInptP51mIput7clkInputP14pnput5uOutP15o1utpP1ouutputPtututPcbOutput8八、实验数据及结果分析:3|4结果，1，进位0，op,m运算控制符为 10-4结果,111(-1)，借位1,p，运算控制符为 011结果,111,进位,op，运算控制符为001置1结果，除进位外置1,op,m运算控制符为1清零结果,p,m运算控制符为0如图显示&4结果,输出全0,o,m运算控制符为01九、总结、改进建议及心得体会： 本次实验完成了一个AU模块的设计,并在

4、FPA模块上进行了仿真设计实现验证。完成了在不同使能控制信号下的第一个与第二个操作数的读取，并且在模式控制信号和op操作信号作用下完成对六种运算方式的模拟（模式控制信号控制+ 、-/ adr set se）。本次实验将我们在课本上的知识从了解层面向理解层面迈进了一大步,增进了对所学知识的认识,实验收获很大。在此谢谢指导老师的辛勤工作！电 子科 技 大学实 验 报 告一、实验二：存贮器设计实验二、实验室名称:主楼A2-41 实验学时:4三、实验目的：1掌握存贮器的读写控制方法，(读信号、写信号、片选信号）。2掌握存储器的字扩展和位扩展方法。.掌握用硬件描述语言设计存贮器的方法。4了解存储器种类、

5、工作原理和特点。四、实验原理：veilog硬件描述语言的硬件描述设计仿真功能。FPA现场可编程逻辑门阵列的开发原理。存储器位扩展与字扩展的原理。五、实验内容: 用字扩展和位扩展的方式，设计一个2X8的静态存储器,能够对其随机的读写。其中:32表示地址的寻址空间大小，8表示数据单元的位数。要求： 1.设计一个6X4的可随机读写的存储器模块。 .利用6X存储器模块,如何通过级连实现3X8的存储器的功能。 3.数据、地址的输入输出 数据/地址的输入:开关控制。 数据的输出:指示灯显示。 .控制信号 片选:低有效。 读：低有效。 写：上升沿有效。六、实验器材： C机、Xilnx ise. 集成开发坏境

6、七、实验步骤：实验代码：16*4存储器设计模块 32*8存储器设计模块八、实验数据及结果分析： 实现了在写信号上升沿及片选信号低电平时的写入存储器功能 实现了在读信号和片选信号都是低电平时读出存储器数据的功能 九、总结、改进建议及心得体会：本实验完成了对存储器进行读写,并在给定目标和条件下进行位扩展和字扩展的实践设计以完成目标任务。在布线的时候发现由于输入端口不够使用,我们就可以使用左上角的转盘输入增大输入端口数。我们首先向存储器当中写入一个数值，然后再操作读取改地址信号,测试程序设计正确性。本次实验将我们在课本上的知识从了解层面向理解层面迈进了一大步，增进了对所学知识的认识,实验收获很大。在此谢谢指导老师的辛勤工作！