EDA实验指导书.docx

1、EDA实验指导书PLD原理及应用实验指导书目录实验一：基于原理图输入的数字系统设计 2实验二：组合逻辑电路设计 4实验三：时序逻辑电路设计 6实验四：有限状态机综合性设计实验 8附录：Quartus II的使用指南 13实验一：基于原理图输入的数字系统设计 (学习和掌握Quartus II的设计流程)实验项目名称：基于原理图输入的数字系统设计实验项目性质：验证性所属课程名称：pld原理及应用实验计划学时：2一实验目的1学习EDA集成工具软件Quartus II的使用；2学会基于PLD的EDA设计流程；3学会使用原理图设计数字电路；4学会对设计进行综合、仿真和设计下载。二实验设备和材料计算机，软

2、件Quartus II三实验内容和要求14位全加器的原理图方法设计与仿真；23-8线译码器设计与仿真四实验方法、步骤1在Quartus II软件环境下，建立一个项目；2添加设计元件和设计文件；3选定目标器件，配置管脚，对设计进行综合；4生成测试激励波形（或测试文件），对设计进行逻辑仿真；5对设计进行时序仿真；记录仿真过程中出现的问题及解决办法。 ABCD0D1D2D3D4D5D6D70001000000010001000000010001000001100001000000100001000101000001000110000001011100000001五实验报告要求1实验目的和内容，简介基

3、于原理图的Quartus的设计流程。2记录设计原理图。3记录仿真波形图，分析结果。实验二：组合逻辑电路设计实验项目名称：组合逻辑电路设计实验项目性质：验证性所属课程名称：pld原理及应用实验计划学时：2一实验目的1熟练Quartus II的使用；2学会使用硬件描述语言（HDL）设计组合逻辑电路；元件例化的应用。二 实验内容和要求1利用VHDL语言设计一个4选1选择器。2利用VHDL语言设计一个8位加法器。三实验设备和材料计算机，软件Quartus四实验方法、步骤1在Quartus II软件环境下，新建一个项目；2添加文本（VHDL）设计文件；3选定目标器件，配置管脚，对设计进行综合；4生成测试

4、激励波形（或测试文件），对设计进行时序仿真；五实验报告要求1实验目的、内容和主要步骤2记录设计源程序。2记录综合过程出现的问题；记录2个实验的仿真波形图。4分析结果。六参考设计4选1选择器LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； USE IEEE.STD_LOGIC_ARITH.ALL； USE IEEE.STD_LOGIC_UNSIGNED.ALL； ENTITY mux41 IS PORT ( S1，S0: IN STD_LOGIC； D3， D2， D1, D0: IN STD_LOGIC； Y: OUT STD_LOGIC )； END mu

5、x41；ARCHITECTURE example2 OF mux4 IS SIGNAL s: STD_LOGIC_VECTOR（1 DOWNTO 0） BEGIN s=s1&s0 BEGIN PROCESS（d3， d2， d1，d0， s ） BEGIN IF ( s =“00”) THEN y = d0； ELSIF ( s =“01”) THEN y = d1； ELSIF ( s =“10”) THEN y = d2； ELSE y = d3； END IF； END PROCESS； END example2；实验三：时序逻辑电路设计实验项目名称：时序逻辑电路设计实验项目性质：验证性

6、所属课程名称：pld原理及应用实验计划学时：2一实验目的1熟练Quartus II的使用；2学会使用硬件描述语言（HDL）设计时序逻辑电路；二 实验内容1带允许端的十进制BCD计数器带允许端的十进制BCD计数器的引脚框图如图所示。该计数器由4个触发器构成，clr输入端用于清零，en端用于控制计数器工作，clk为时钟脉冲(计数脉冲)输入端，q为计数器的4位二进制计数值输出端。2利用VHDL语言设计一个可逆计数器，可逆计数器，就是根据计数控制信号的不同，在时钟脉冲作用下，计数器可以进行加1或减1操作的一种计数器。8位二进制可逆计数器的引脚框图如图所示。可逆计数器有一个特殊的控制端，这就是updn端

7、。当updn=1时，计数器进行加1操作；当updn=0时，计数器进行减1操作。例7.3.1所示为用VHDL描述的8位二进制可逆计数器的程序。三实验设备和材料计算机，软件Quartus 四实验方法、步骤1在Quartus II软件环境下，新建一个项目；2添加文本（HDL）设计文件；3选定目标器件，配置管脚，对设计进行综合；4生成测试激励波形（或测试文件），对设计进行逻辑仿真；5对设计进行时序仿真；五实验报告要求1实验目的和内容和主要步骤2记录实验内容2的设计源程序，记录综合结果。3记录仿真结果。4分析仿真结果。六参考设计(1)LIBRARY IEEE;USE IEEE.STD_LOGIC_116

8、4.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY countbcd IS PORT(clk,clr, en: IN STD_LOGIC; q:OUT STD_LOGIC_VECTOR (3 DOWNTO 0); END countbcd;ARCHITECTURE behav OF countbcd IS SIGNAL count_4:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGIN q=count_4;PROCESS(clk,clr)BEGIN IF (clr=1) THEN count_4=0000; ELSIF (clkevent

9、 AND clk=1 ) THEN IF (en=1 ) THEN IF (count_4=1001) THEN count_4=0000; ELSE count_4=count_4+1; END IF; END IF; END IF; END PROCESS; END behav;（2）LIBRARY IEEE；USE IEEE.STD_LOGIC_1164.ALL；USE IEEE.STD_LOGIC_UNSIGNED. ALL；ENTITY updncount IS PORT(clk，clr，updn：IN STD_LOGIC； q：OUT STD_LOGIC_VECTOR(7 DOWN

10、TO 0)；END updncount；ARCHITECTURE behav OF updncount64 IS SIGNAL count_8：STD_LOGIC_VECTOR(7 DOWNTO 0);BEGIN q =count_8； PROCESS(clr， clk) BEGIN IF (clr= 1 ) THEN count_8 0 )； ELSIF (clk event AND clk= 1 ) THEN IF (updn= 1 ) THEN count_8=count_8+1；BEGIN实验四：有限状态机综合性设计实验实验项目名称：有限状态机综合性设计实验实验项目性质：综合性所属课程

11、名称：pld原理及应用实验计划学时：2一实验目的1熟练Quartus II的使用；2学会使用有限状态机设计较复杂的时序逻辑； 二实验内容和要求1、根据图所示的状态图，写出对应的VHDL程序，进行仿真实验。 2、根据图所示的状态图，写出对应的VHDL程序，进行仿真实验。 三实验设备和材料计算机，软件Quartus II四实验方法、步骤1在Quartus II软件环境下，新建一个项目；2用硬件描述语言（HDL）设计有序控制逻辑电路；3选定目标器件，配置管脚，对设计进行综合；4生成测试激励波形（或测试文件），对设计进行逻辑仿真；5对设计进行时序仿真；五实验报告要求1记录设计源程序。2记录综合结果。3

12、记录仿真结果。4分析结果。六参考设计LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY MOORE1 IS PORT (DATAIN :IN STD_LOGIC_VECTOR(1 DOWNTO 0); CLK,RST : IN STD_LOGIC; Q : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);END MOORE1;ARCHITECTURE behav OF MOORE1 IS TYPE ST_TYPE IS (ST0, ST1, ST2, ST3,ST4); SIGNAL C_ST : ST_TYPE ; BEGIN P

13、ROCESS(CLK,RST) BEGIN IF RST =1 THEN C_ST = ST0 ; Q IF DATAIN =10 THEN C_ST = ST1 ; ELSE C_ST = ST0 ; END IF; Q IF DATAIN =11 THEN C_ST = ST2 ; ELSE C_ST = ST1 ;END IF; Q IF DATAIN =01 THEN C_ST = ST3 ; ELSE C_ST = ST0 ;END IF; Q IF DATAIN =00 THEN C_ST = ST4 ; ELSE C_ST = ST2 ;END IF; Q IF DATAIN =

14、11 THEN C_ST = ST0 ; ELSE C_ST = ST3 ;END IF; Q C_ST = ST0; END CASE; END IF; END PROCESS;END behav;实验五：综合性设计实验实验项目名称：汽车尾灯控制器设计实验项目性质：综合性所属课程名称：pld原理及应用实验计划学时：6（课堂2个）一实验目的1熟练Quartus II的使用；2学会对较复杂的逻辑电路的设计； 二实验内容和要求1、简要说明：汽车左、右各有三个尾灯，用来指示汽车左转、右转和刹车时的工作状态。当汽车左转或右转时，左侧或右测的尾灯给出相应指示：当刹车时，左右尾灯同时给出指示，若正常行驶时

15、，所有尾灯无指示，汽车尾灯控制器可通过左转信号、右转信号和刹车信号控制尾灯的显示。2、设计要求如下：(1) 控制器设有左转、右转和刹车三个输入信号。(2) 控制器设有6个输出信号，分别接汽车左、右侧的6个灯。(3) 当汽车正常行驶时，6个灯全灭；刹车时6个灯全亮。(4)当汽车左转时，左侧的三个尾灯按照000-001-010-100-000的顺序循环点亮，而右侧的3个尾灯全灭；当汽车右转时，右侧的三个尾灯以次按照000-100-010-001-000的顺序循环点亮，而左侧的三个尾灯全灭(5)若汽车在转弯时刹车，则向转弯侧的三个尾灯按照转弯时的显示规律显示，而另一侧的三个尾灯全亮。注：显示部分需要一个2Hz的方波信号。三实验设备和材料计算机，软件Quartus 四实验方法、步骤根据题目要求设计有关程序，在Quartus II软件环境下，进行编译、综合和仿真。五实验报告要求1给出用硬件描述语言（HDL）设计的程序。3给出仿真波形图，分析结果。