SIwave电源完整性仿真教程V10整理精品文档.docx

1、SIwave电源完整性仿真教程V10整理精品文档SIwave电源完整性仿真教程V1.0 编辑整理：尊敬的读者朋友们：这里是精品文档编辑中心，本文档内容是由我和我的同事精心编辑整理后发布的，发布之前我们对文中内容进行仔细校对，但是难免会有疏漏的地方，但是任然希望（SIwave电源完整性仿真教程V1.0）的内容能够给您的工作和学习带来便利。同时也真诚的希望收到您的建议和反馈，这将是我们进步的源泉，前进的动力。本文可编辑可修改，如果觉得对您有帮助请收藏以便随时查阅，最后祝您生活愉快 业绩进步，以下为SIwave电源完整性仿真教程V1.0的全部内容。SIwave电源完整性仿真教程V1.01软件介绍2.

2、1功能概述Ansoft SIwave主要用于解决电源完整性问题，采用全波有限元算法,只能进行无源的仿真分析。Ansoft SIwave虽然功能强大，但并非把PCB导入,就能算出整块板子的问题在哪里.还需要有经验的工程设计人员,以系统化的设计步骤导入此软件检查PCB设计。主要功能如下：1。计算共振模式在PDS电源地系统结构（层结构、材料、形状)的LAYOUT之前，我们可以计算出PDS电源地系统的共有的、内在的共振模式。可以计算在目标阻抗要求的带宽或更高的带宽范围内共振频率点。2. 查看共振模式下的电压分布图避免把大电流的IC芯片放置于共振频率的电压的峰值点和电压谷点。原因是当把这些源放在共振频率

3、的电压的峰值点和电压谷点的时候很容易引起共振.3。侦测电压利用电流源代替IC芯片放置于它们可能的LAYOUT placement位置的周围、同时放置电压探头于理想IC芯片的位置侦测该位置的电压频率相应.在电压的频率相应的曲线中,峰值电压所对应的频率点就是共振频率的发生点。4。表面电压基于电压峰值频率,查看这些频率点的表面电压的分布情况，把退耦电容放置于电压峰值和谷点的位置处。（这就是如何放置退耦电容的根据）5。单端口的Z参数计算计算单端口的（IC位置）的Z参数（通常使用loglog标尺,Hz）。通过Z参数的频率相应曲线，我们可以计算出我们需要的“电容大小、ESL大小、ESR大小”。(从中我们可

4、以知道我们需要什么样规格的退耦电容）。6。侦测实际退耦电容影响使用内置的ANSOFT FULLWAVE SPICE来侦测实际退耦电容影响（包括：共振、ESL、ESR、Parrallel skew等)。7。选取电容通过实际的AC扫描响应来选择需要的电容，包括电容的 RLC值.8.侦测回路电感影响在不同的位置放置电容来侦测路径的自感的影响。(这将决定退耦电容放置的位置）。9.检测传输阻抗使用多端口的Z参数来检测传输阻抗。2。2操作界面SIwave v3.5软件刚安装完的画面如图 1- 1所示，配置如下:1.View Windows:Circuit ElementsLayersNets Window

5、 2。View Toolbars：Coordinate Entry and Draw 3.View Windows：Message Window 图 1 1SIwave界面1。 View Windows：Circuit ElementsLayersNets Window 每一行代表每一层layer的堆栈(stack)，叉叉符号表示该层各元素是否全显示。如果想显示第一层的traces但不想看circuit elements，就选第二个勾勾,但不选第四个勾勾,如图 1 2所示。 小圆圈的核选按钮，代表目前选定的编辑层，这一层要选对,才可以正确的选定该层对象(traceviaelementplane

6、）做编辑。 有颜色的长方框，代表该层的copper有没有要填满显示 如果直接在”METAL1”文字上点鼠标右键，会跳出快捷选单Edit Layer Properties.。”。图 1- 2 Layers2.View Toolbars:Draw 左边部份是主功能选单内的Draw Circle, 。.， Trace, Via，用来放置circuit element.选定要放置的对象后,记得还要选择”Drawing Mode 。右边部份是选择对象。可以用光标选定或是拉方框范围选定。选定对象前，记得要选择正确的对象属性，否则无法选到该对象。例如：via=”Geometry，port=Circuit E

7、lement View Toolbars:Coordinate Entry 左边显示目前坐标；右边设定刻度单位,可以从mm改成mils3.View Windows：Message Window 在程序执行的过程中，Message还有旁边的Warnings/Errors会显示相关信息 2.3常用热键Shift + 左键拖曳：整个图像在画面区域内搬移 （ View Pan ) Shift + Alt + 左键上拖曳：Zoom in Shift + Alt + 左键下拖曳：Zoom out Alt + 拖曳：3D旋转 Alt + 左键双击：于上区域 - 正视位 于下区域 - 背视位 于左右区域 -

8、侧视位 Ctrl + D:Fit All 2仿真的前期准备2.1软件的准备本教程中软件使用的版本分别是Cadence 15.7和SIwave V3.5.SIwave软件的安装与破解都比较简单，这里不做叙述。另外，为方便Allegro文件的导入,安装Cadence软件之后,可以安装Ansoft Links的Cadence集成工具(int_cadence_Allegro.exe).安装成功之后，会有一个Ansoft的工具条,如图 2- 1所示：图 2- 1 Ansoft的安装工具条2.2 PCB文件导入以Cadence Allegro的导入为例，介绍PCB文件的导入过程，有两种方式。2。2。1 L

9、aunch SIwave方式运行Allegro的AnsoftLaunch SIwave菜单，如图 2- 2所示:图 2 2 Launch SIwave弹出如图 2 3框图：图 2 3 Start SIwave点击OK，弹出如图 2 4，图 2- 5所示框图：图 2- 4 PCB文件导入过程中图 2- 5 PCB文件导入完成后即完成Allegro到SIwave的转换。2.2。1 ANF+CMP方式1.运行Allegro的AnsoftWrite Ansoft Neutral File V2或V4菜单，如图 2 6所示：图 2 6 Write Ansoft Neutral File弹出如图 2 7所

10、示窗口：图 2 7 Export ANF点击OK，即导出“_v2。anf”文件。2.运行Allegro的AnsoftWrite SIwave Component File菜单，如图 2- 8所示：图 2 8 Export Component File点击OK，即可导出“。cmp”文件。3.打开SIwave3.5a.运行SIwave的FileImportANF菜单,如图 2 9所示：图 2- 9 Import ANF选择刚才从Allegro中导出来的“*_v2.anf”文件，弹出图 2- 10所示的窗口：图 2 10导入ANF文件之后b。然后,运行SIwave的FileImportCompone

11、nt File菜单，选择刚才从Allegro中导出来的“*_v2。cmp”文件,调入元器件，弹出图 2 11所示的窗口：图 2 11导入cmp文件之后至此，元器件的信息才被导入，即完成了Allegro到SIwave的转换.2.3 PCB的Validation Check首先进行PCB的Validation Check（有效性检查），如果Validation Check的结果有错误，要处理。运行SIwave的EditValidation Check菜单，弹出如图 2 12所示的对话框：图 2 12 Validation Check点击Start，如果Validation Check的结果没有错误

12、，会出现以下结果，如图 2- 13所示：图 2 13 Validation Check执行后的结果如果Validation Check有错误，则要分别处理.a。 Selfintersecting Polygons Error，指的是PCB Tool自动铺铜后,有些地方会有铺铜不完整的情况，如所图 2 14示。从Error message所显示的坐标doubleclick即会跳到layout错误处，使用 ”Draw Rectangle” 在merge mode把缝隙补齐就可以，如所图 2- 15示。注意:请选择Rectangle补铺铜，不要选trace补，因为Ansoft视两者的属性是不同的，前

13、者才是plane. 图 2- 14 覆铜不完全的地方图 2- 15选择Rectangle 和Mergeb. ”Disjoint Nets” Error运行Nets Misalignment Select and view后，选Correct即可更正。c. Overlapping Nets，可能是有些Net沒拉好，出现了重叠,如图 2 16所示。修正或删除即可。图 2- 16 走线重叠d。 Overlapping Vias，如图 2 17所示，把重叠的via删除即可。 图 2 17 过孔重叠注意：Validation Check的Error message，有两点需要注意的：1. 其所显示错误位

14、置处的坐标,是采用使用者在做Validation Check当下的系统单位设定，所以要doubleclick让软件能正确指到layout错误处，必须把单位设定正确才可以；2. SIwave v3.5的Validation Check后面两项的item,只显示Error，而不提供错误位置坐标的连结；而SIwave v4.0则全部check item都可提供错误位置的坐标连结,并且还提供Auto Fix”功能。2.4 PCB叠层结构设置导入SIwave后的PCB会按照Allegro当中设置的安排叠层，而FR4的介电常数默认值是4.25，如果和生产所有的不一致,请进行更改,过程如下：新增介质材料，并

15、设定介电常数，即运行Editmaterial - Dielectrics - Add添加新的FR4介质材料，如图 2- 18所示，增加了一个介电常数为4。0的FR4介质：注意：介电系数是一个会随频率微量变化的参数，但在SIwave内都是把它定义成constant。然后，修改Layer Stack，运行Edit Layer Stack （或按 ），如图 2 19所示，选择好新增的介质材料以及其他设置完成后，点击OK即可完成.图 2 18 新增介质材料图 2 19 修改Layer Stack2.5仿真参数设置仿真的参数可以全部用默认设定不改，或是修改一下个别设定。 运行Simulation Opt

16、ions，如图 2 20所示： 图 2 20 仿真参数设置Min。 Coupled Trace Length:越高速的信号 (上升时间 Tr越小） ，长度越要设小。Boundary Condition To Use：设Radiation Boundary比较符合实际情况，高速信号走板边时会有辐射损失。2。6 RLC参数修正2.6.1 RLC的自动导入在PCB导入SIwave完成后，注意一下message window最下方是否有显示已经成功汇入的RLC总数量，如图 2- 21所示。若有很多的RLC没有抓到(没有被tool识别出来)，则需要查找原因。图 2 21 message window如果

17、发现只能看到R、L而看不到C，那是因为SIwave默认只会识别组件名称Rx、Lx、Cx,无法识别 命名为BCx、ECx。.等的电容。所以电路图与PCB如果对RLC组件的命名非AnsoftLink所预期的那样，就会看不到正确的RLC信息。注：所有未定义的电阻默认50欧姆，未定义的电容值默认0。1uF，未定义的电感值默认1nH.在集成工具(int_cadence_Allegro。exe)的安装目录下即可看到.。integrate4PartMap。dat，如图 2 22所示，可自行编辑此文档。图 2- 22 元器件映射表依据使用者PCB上电容footprint的名称去对应，比方某个电路图上编号BC6

18、的电容,采用的footprint名称是C-0603，那就编辑图 2 23中以红框圈中的一行文字，将其指定为0。1uF电容。图 2 23 编辑理想电容映射图如果要考虑非理想的元件特性，如电容的寄生电感、串联等效电阻效应，则以图 2 24方式表示：图 2 24 编辑非理想电容映射图2.6.2检视自动导入的RLC默认值1。 检视电阻在”Component window中，展开”Resistors Local，如所示，可见此设计案中各种封装size的电阻,此时将鼠标光标靠近R2_1206_33的电阻，会自动出33Ohms字样，显示了该电阻值，如图 2 25左侧所示.若进一步展开R2_1206_33，可

19、以看到所有电阻编号，任意挑一个电阻以鼠标右键单击选定Fit Circuit Element”，如图 2- 25右侧所示，SIwave v3。5就会自动跳到该电阻位置RoomIn显示,如图 2- 26所示.图 2 25 检视电阻图 2- 26某电阻的Room-In显示若进一步选定电阻按鼠标右键,选择Edit Circuit Element”，则会出现如图 2 27的参数信息框。如果想要修改电阻参数，可先重命名”Part Number”，会发现之前的Resistance框由灰色变亮，然后即可进行修改，如图 2- 28所示。Reference Designator”指的是电容流水编号。安装以上方式自

20、行定义的model可供其它地方引用。注意：只要在Part Number输入新的名称,那么所有的参数就可自行定义.图 2 27电阻参数属性框图 2 28电阻参数修改2. 检视电容同理，在”Component window中,展开Capacitors Local，如图 2 29所示，可见此设计案中各种封装size的电容，但此处我们还看到了很多其它大厂的电容model，如AVX、Panasonic、Samsung.。.等。电容的修改方法同电阻.图 2- 29 检视电容2。 检视电感（方法同上)2.6。3批量修改RLC值个别修改RLC值在上一小节已经有了说明,如果所有同一类型的电容有许多颗，可以通过以

21、下方式一次更改所有同一类型的电容值.如图 2- 30所示，右键点击”Edit Component Properties”之后，修改图 2- 31中的值即可。电感电阻的修改方式相同。图 2- 30 批量编辑电容属性图 2 31 修改电容参数2.6。4套用大厂的RLC参数如果新增电容，可以通过以下方式套用大厂的model。新增一个电容前,先把某大厂（如AVX）的电容展开，选定想要的电容规格，按鼠标右键选择”Place Component,即可开始摆放该电容于想要的位置，如图 2 32所示.图 2 32套用大厂电容的model3 SIwave仿真模式注意：从Allegro中导入SIwave中的PCB

22、、需要设置叠层结构、选择介质材料（见2。4 PCB叠层结构设置）以及设置电容的相关参数(见2。6 RLC参数修正)。SIwave主要有3种仿真模式：谐振模式、激励源模式和S参数.3。1谐振模式PCB结构中电源和地平面之间构成谐振腔，因此存在谐振。SIwave通过求解齐次Maxwells Equations得到2D谐振模式.实际上，走线和平面之间也会构成腔，也会有谐振.但在SIwave里面只能直接计算属性是Plane（平面）的结构的谐振,不能直接计算属性为Trace（走线）的谐振。RLC参数会严重影响谐振分布，在SIwave里面都可以考虑在内。当走线通过谐振较强的区域，信号相当于是走在一个浮动的

23、参考平面上，SI会变差；若走线在此区域过孔，且该过孔形成的有效长度正好是谐振频点的1/4波长，则容易形成天线在近场带出该谐振频点。四层板及多层板才适合做此分析，因为需要两个相邻的平面区域。 谐振区的改善方法：整合平面完整,或添加去耦电容。以下是PCB板谐振模式分析的详细步骤。1.选择菜单“SimulationComputer Resonant Modes”，弹出如图 3 1所示窗口：图 3 1 谐振模式参数设置选择要仿真的谐振频率范围,以及仿真的谐振点数。注：最大频率可以参考设定，为最小的上升沿时间。2。 点击OK后，弹出如图 3 2所示运行窗口：图 3- 2 运行窗口运行结束后，弹出如图 3

24、 3所示的窗口:图 3 3 运行结束后的窗口3。拉开两个“-NULL指示条，选择要分析谐振的两个平面。如图 3 4所示：图 3 4 选择谐振的电源平面选择完成后，点击Compute键，运行结束后，下半部分的窗口出现谐振平面列表，如图 3- 5所示：图 3- 5 谐振平面列表4。从谐振平面列表里选择其中一行,点击“Phase Animation”，弹出如图 3- 6所示窗口：图 3- 6 Phase Animation点击“Generate Frames”,在Frames栏出现从0360度的相位值，同时在SIwave 主窗口的出现谐振的幅度和位置，在窗口的左边还有谐振幅度的比例，如图 3 7所示

25、。注意：右侧的两个图标要处于选中状态（）。图 3 7 谐振模式图SIwave是通过色彩的变化来表示谐振幅度的大小的,当局部的颜色变红或蓝色时，表示谐振的幅度达到设定的谐振幅度的最大值。颜色表示的幅度范围是可以修改的.注：在颜色最红或最蓝的地方表示谐振幅度最高，可以根据谐振频率添加电容.左键单击左边的颜色值条,弹出如图 3- 8所示窗口，最大缺省值是1V，最小缺省值为1V，选择“User Defined，输入最大最小值即可。 图 3 8 编辑颜色条点击图 3- 9中的三角框运行,可以看到电源平面谐振的动态变化三维图，如图 3 10所示。图 3- 9 动态运行图 3 10 动态三维谐振图3.2激励

26、源模式通过定义频变源或者恒定源（Fourier transformation)来看激励源的作用：传导和辐射效应。用这种模式时，在激励源处放置电压源,在需要探测处放电压探针.选择不同的地方放置电压源和电压探针，便可以测量各处的电压波动。具体步骤如下：1。添加电压源和端口首先添加电压源，单击按钮，然后把鼠标移到要添加源的位置双击,出现如图 3- 11所示的对话框:图 3- 11添加电压源选择要放置的层（例如分别选择SURFACE层和GND1层），然后点击OK。弹出图 3 12所示的Set Voltage对话框,可以重命名电压源,并将电压改成实际的电压值，如3。3V.然后点击OK，电压源就添加好了。

27、图 3 12 设置电压源属性然后再添加端口(Port），先单击按钮，然后把鼠标移到要探测的位置双击,出现图 3 13所示对话框:图 3 13 添加端口选择要放置的层后，点击OK，弹出如图 3 14所示的Port Properties对话框，可以重命名端口，并可以更改端口的特性阻抗,一般默认为50Ohms。然后点击OK,端口就添加好了。图 3 14 设置端口属性添加电压源和端口后的情况如图 3 15所示：图 3 15 电压源和端口添加完成运行EditCircuit Element Parameters（或按图标 ）可以查看所有无源器件及探针的信息，如图 3 16所示：选择菜单“Simulatio

28、nComputer Frequency Sweep弹出如图 3 17所示窗口：选择扫描频率的范围及计算的点数，以及仿真层面，按OK,仿真就会开始自动运行，如图 3 18所示。图 3 16 查看元件属性图 3 17 频率扫描参数设置图 3 18 仿真运行中仿真结束后，弹出如图 3 19所示窗口：图 3- 19 频率扫描结果同样,点击按钮 ,可以看到动态变化.显示出在电压源激励下，探针测量的电压值。3。3 S参数分析用SIwave可以计算端口的S参数,在关注的位置增加端口，计算已经定义的nets的S参数，然后通过节点电流电压关系转化成阻抗/导纳参数。包含了nets自身的反射和传输,以及nets之间

29、的耦合.在需要关注的位置加入一个Port探针，选择菜单“SimulationComputer S-,Y-,Z-parameters”，弹出如图 3- 20图 3 17所示窗口：选择扫描频率的范围及计算的点数，按OK，仿真就会开始自动运行。图 3 20 S参数计算仿真结束后，最后弹出一个窗口，显示出各端口的输入输出的特性曲线，如图 3 21所示窗口：图 3- 21 S参数曲线4实例仿真分析下面针对一个实际电路板,进行电源完整性的仿真.4.1从Allegro中导入SIwave从Cadence Allegro中将图 4- 1中的PCB文件直接导入到SIwave中。图 4 1 PCB文件导入过程如图

30、4 2所示：图 4 2 导入过程中导入完成后，如图 4- 3所示:图 4 3 导入到SIwave4.2 Validation Check首先进行PCB板的Validation Check，运行EditValidation Check菜单，点击Start，运行结果如图 4- 4所示：图 4- 4 Validation Check的运行结果Validation Check的结果没有错误,可以继续进行以下步骤。如果有错误,则要根据2.3节 PCB的Validation Check进行分别处理。4.3叠层结构设置运行Edit Layer Stack (或按)，叠层结构如图 4- 5所示。请务必按照实际生产的情况来设置FR4的介电常数以及各层厚度等信息。具体设置方法参见2。4节 PCB叠层结构设置。这里作为案例演示不做任何设