ImageVerifierCode 换一换
格式:DOCX , 页数:10 ,大小:239.55KB ,
资源ID:1608435      下载积分:3 金币
快捷下载
登录下载
邮箱/手机:
温馨提示:
快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。 如填写123,账号就是123,密码也是123。
特别说明:
请自助下载,系统不会自动发送文件的哦; 如果您已付费,想二次下载,请登录后访问:我的下载记录
支付方式: 支付宝    微信支付   
验证码:   换一换

加入VIP,免费下载
 

温馨提示:由于个人手机设置不同,如果发现不能下载,请复制以下地址【https://www.bingdoc.com/d-1608435.html】到电脑端继续下载(重复下载不扣费)。

已注册用户请登录:
账号:
密码:
验证码:   换一换
  忘记密码?
三方登录: 微信登录   QQ登录  

下载须知

1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。
2: 试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
3: 文件的所有权益归上传用户所有。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 本站仅提供交流平台,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

版权提示 | 免责声明

本文(多功能数字钟电路设计.docx)为本站会员(b****2)主动上传,冰点文库仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知冰点文库(发送邮件至service@bingdoc.com或直接QQ联系客服),我们立即给予删除!

多功能数字钟电路设计.docx

1、多功能数字钟电路设计多功能数字钟电路设计一、数字电子钟设计摘要2二、 数字电子钟方案框图2三、 单元电路设计及相关元器件的选择31. 6进制计数器电路的设计32. 10进制计数器电路的设计43. 60进制计数器电路的设计44. 时间计数器电路的设计55. 校正电路的设计66. 时钟电路的设计77. 整点报时电路设计88. 译码驱动及单元显示电路9四、系统电路总图及原理9五、经验体会10六、参考文献10附录A:系统电路原理图附录B:元器件清单一 、数字电子钟设计摘要数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更更长的使用寿命,因

2、此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。 此次设计数字钟就是为了了解数字钟的原理,从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙电路。通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。二、数字电子钟方案框图图1 数字电子钟方案框图三、 单元电路设计和元器件的选择 1. 6进制计数器电路的设计现要设计一个6进制的计数器,采用一片中规模集成电路74LS90N芯片,先接成十进制,再转换成6进制,利用“反馈清零”的方法即可实现6进制计数,如

3、图2所示。图2 2. 10进制电路设计 图3 3. 60 进数器电路的设计“秒”计数器与“分”计数器都是六十进制,它由一级十进制计数器和一级六进制计数器连接而成,如图4所示,采用两片中规模集成电路74LS90N串接起来构成“秒”“分”计数器。 图4 4. 时间计数器电路的设计 时计数电路由U1和U2组成的24进制电路,如图5所示。 图55. 校正电路的设计。校正时间的方法是:首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可。根据要求,数字钟应具有分校正和时校正功能,因此,应截断分个位和时个位的直接计数通路,并

4、采用正常计时信号与校正信号可以随时切换的电路接入其中。图6所示为所设计的校时电路。如图6所示,当开关打向下时,因为校正信号和0相与的输出为0,而开关的另一端接高电平,正常输入信号可以顺利通过与或门,故校时电路处于正常计时状态;当开关打向上时,情况正好与上述相反,这时校时电路处于校时状态。与非门可选74LS01N,非门则可用与非门2个输入端并接来代替节省芯片。因此实际使用时,须对开关的状态进行消除抖动处理,图6为加2个的电容。 图66时钟电路的设计 通常,数字钟的晶体振荡器输出频率较高,为了得到1Hz的秒信号输入,需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路,一般采用多级2进

5、制计数器来实现。例如,将32768Hz的振荡信号分频为1HZ的分频倍数为32768(),即实现该分频功能的计数器相当于15级2进制计数器。从尽量减少元器件数量的角度来考虑,这里可选多极进制计数电路CD4060和CD4040来构成分频电路。CD4060和CD4040在数字集成电路中可实现的分频次数最高,而且CD4060还包含振荡电路所需的非门,使用更为方便。时钟脉冲电路由晶体振荡器电路和分频器电路构成,4060BD同时构成振荡电路和分频电路。如下图,在MR和RS之间接入振荡器外接元件可实现振荡,并利用时计数电路中多一个2分频器可实现15级2分频,即可得1Hz信号。 图77. 整点报时电路设计根据

6、要求,电路应在整点前10秒钟内开始整点报时,即当时间在59分50秒到59分59秒期间时,报时电路报时控制信号。当时间在59分50秒到59分59秒期间时,分十位、分个位和秒十位均保持不变,分别为5、9和5,因此可将分计数器十位的Q和Q 、个位的Q和Q及秒计数器十位的Q和Q相与,从而产生报时控制信号。选蜂鸣器为电声器件,蜂鸣器是一种压电电声器件,当其两端加上一个直流电压时酒会发出鸣叫声,两个输入端是极性的,其较长引脚应与高电位相连,图8的三极管时为了驱动蜂鸣器。 图88. 译码驱动及单元显示电路译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译,变成相应的数字。DCD_HEX_BLU

7、E本身自带译码驱动电路,所以直接与相应计数器相连接即可。 图9四、系统电路总图及原理数字电子钟系统电路总图如图10所示。 图10五、经验体会此次我的数字电子钟设计过程,是一次学习的过程,之前我们在数电课上学了许多相关理论,说白了只是为应付考试,等考完试,很多知识就会慢慢的被忘得不留痕迹。但如果我们将我们所学的知识去运用,我们就能轻松掌握它。此次数字电子钟的设计,就是这样一个过程,它让我们熟悉了一些芯片的结构及掌握了它的工作原理和其具体的使用方法。加深了我们对课本上所学的模拟电子技术与数字电子技术知识的理解,使我分析处理电路,设计电路的能力得到很大程度的提升。这次的课程设计我用到了许多芯片,比如

8、计数器,译码器等等,经过认真的操作分析,我懂得了它们在实际中的用途,其实在我们身边的很多数字钟电路,这些都是我们自己可以实现的。这让我对我所学的知识产生了更加浓厚的兴趣。虽然在这次设计过程中,遇到了许多问题,很多理论学得不透,但最终通过查资料得到了解决,我很享受这次自己设计的过程,它让我很受益!六、参考文献1 模拟电子技术基础 康华光 主编 高等教育出版社2 数字电子技术基础康华光 主编 高等教育出版社3 电子电路计算机仿真分析黄志玮 主编 电子工业出版社附录B元器件清单元件型号名称数量74LS90N译码器774LS08J2输入与门3S1,s2开关274LS01D 2输入与非门874LS40N4输入与非门474LS04N反相器474LS00N2输入与非门4BJT_NPN晶体管1BUZZER蜂鸣器1CRYSTAL晶振1C1,C2,C3,C4电容器4R1,R2,R3,R4,R5电阻5DCD_HEX_BLUE数码显示器64060BD_5V译码器1

copyright@ 2008-2023 冰点文库 网站版权所有

经营许可证编号:鄂ICP备19020893号-2