VHDL考试试题.docx

1、VHDL考试试题VHDL考试填空题1简述VHDL的发展史。参考答案： 1981年6月VHDL工作小组成立，提出了一个满足电子设计各种要求的能够作为工业标准的硬件描述语言。1983年第三季度，由IBM公司、TI公司、Intermetrics公司签约，组成开发小组，工作任务是提出语言版本和开发软件环境。1986年IEEE标准化组织开始工作，讨论VHDL语言标准，历时一年有余，于1987年12月通过标准审查，VHDL1.0版本宣布实施，即IEEE STD1076-1987。1993年经过重新修订，发布VHDL2.0版本，从而形成新的标准即IEEESTD1076-1993。2006年VHDL发布VHD

2、L3.0版本；2008年8月，VHDL4.0版本发布，解决了3.0版本中发现的多个问题。2009年1月，IEEE公布了VHDL4.0的标准版本，最新VHDL标准IEEE1076-2008在2009年1月实施。 填空题2简答VHDL设计用FPGA实现的意义。参考答案：可编程器件FPGA具有容量大、密度高等特点，是科学实验、小批量生产、样机研制的载体。这种产品形态可以作为科学实验、小批量产品研发的最佳实现方案。填空题3开展IP设计需要什么条件？参考答案： VHDL程序以IP模块的形态存在。IP模块是与集成电路工艺无关的芯片设计方案，可以移植到不同的设计环境。IP产品形态有规范，有IP包装规则和复用

3、规则，是原生态的芯片硬件设计产品。开展IP设计需要EDA工具提供VHDL语言编译环境。 填空题4什么是对象？对象有哪几种类型？参考答案： 在VHDL语言中，对象（Objects）是具有特定数据类型且可以被赋值的客体。VHDL语言中的对象有4类：常量（Constant）、信号（Signal）、变量（Variable）和文件（Files）。 填空题5简述VHDL语言操作符的优先级。参考答案： 填空题6简述VHDL设计实体的结构。参考答案： 填空题7简述过程与函数的区别。参考答案： 填空题8单模块的端口信号与芯片引脚是什么关系？参考答案： PORTMAP语句通过映射实现了block块内信号和结构体信

4、号的连接，实现了实体端口引脚的连接，当实体端口信号发生变化时，通过映射，block块内信号也会发生变化，即这种信号变化被传递到了块内，block块的行为根据新的输入信号的变化而变化。 填空题9配置说明中的映射有哪两种方法？参考答案：形式端口与实际端口可以是名字关联映射，也可以是位置顺序关联映射。填空题10什么是库、程序包、子程序、过程调用、函数调用？参考答案： 库（Library）用来存储已编译的设计单元，通过其目录可查询、调用其中的设计单元。包（package）用来封装一些类别相近的元件。包是库中一个存储单元。多个包存储在一个元件库中。子程序包含过程与函数。过程与函数是两种不同VHDL程序片

5、段。反复完成一些数学计算的元件行为，写VHDL函数较合适；反复完成某一处理过程的元件行为，写VHDL过程较合适。在系统设计中，过程的调用程序编写，称为过程调用；函数的调用程序的编写，称为函数调用。这些调用的前提是过程模块、函数模块在库中已经存在。 填空题11为什么要层次化设计？参考答案： （1）大型项目，需要多人协同设计。就需要把项目层层分解，把子项目分配给团队成员。（2）复杂项目，需要基础模块设计和顶层设计，这样模块间的组装时，构成的电子门系统结构比较清晰。 填空题12一位有效状态机有什么优点？参考答案： 一般情况下，运行速度的提高，是以牺牲资源、提高成本为代价的。一位有效编码，比顺序编码方

6、式占用资源多，这种方法在某些情况下不是最佳设计方案。当目标器件具有较多寄存器资源，并且寄存器之间组合逻辑较少时，一位有效编码是一个比较合适的方法。一位有效编码方式下状态机输出由状态位译码输出。这是因为各个状态编码仅对应单独的状态位。 填空题13为什么集成电路设计版图设计需要时序仿真？参考答案： 集成电路版图设计的前提是在某一特定的工艺条件下，进行芯片的物理层设计，由于不同工艺时序不同，所以需要时序仿真，同时也需要功能仿真。在集成电路设计行业内，把版图设计的时序仿真和功能仿真彻称为“后仿真” 填空题14回调的作用是什么？参考答案：回调是VHPI工具在VHDL模型运行程序时获得控制的一种机制,用于

7、VHPI/C代码和VHDL模型之间的通信。填空题15简述IP模块的3种形态，用VHDL设计IP是哪种形态？参考答案： IP模块有三种，与工艺无关的VHDL程序称为软核；具有特定工艺的集成电路版图称为固核。固核一般不允许更改，利用固核进行集成电路设计、容易成功流片。在集成电路芯片内部集成的IP称为硬核，是电路功能的物理实现，不是一段VHDL程序，也不是集成电路版图，而是硬件电路。 填空题16简述SOC内建自测试方法。参考答案： 填空题17SOC芯片的实现方式有哪两种？分别有哪些不同？参考答案： S.OC的实现有两种。一种ASIC实现，集成电路生产厂家大批量生产，如当前的智能手机芯片，网络视频图像

8、处理芯片等。另一种是FPGA实现，适用于小批量，实验室制作。 填空题18简述SOC的设计流程。参考答案： 将整个电子系统集成在单一芯片上，称为片上系统（SOC）或称为系统级芯片。SOC设计方法从整个系统的角度出发，把处理机制、模型算法、芯片结构、各层次电路直至器件的设计紧密的结合起来，在单个芯片上完成整个系统的功能，它的设计是从系统行为级开始的自顶向下的设计方法。（1）设计前期：将用户要求转换为硬件设计方案。（2）设计中期：软/硬件划分，电路设计，VHDL程序设计，软件驱动，系统仿真。（3）设计后期：为SOC芯片进行软件和硬件的测试，生成测试程序和测试矢量。 填空题19什么是现代电子设计？参考

9、答案： 电子设计分为古典电子设计和现代电子设计两种。把利用分立元件，通用芯片，进行板上电子系统的设计称为古典电子设计。利用IP模块、硬件语言、EDA工具，进行片上电子系统的设计称为现代电子设计。可以表述为：以硬件描述语言（HDL）表达设计意图、以FPGA作为硬件实现载体、以计算机为设计开发环境、以EDA软件为开发工具的设计方法称为“现代电子设计方法”。 填空题20VHPI工具、C+程序、VHDL模块三者的联系与区分，相互作用关系是什么？参考答案： VHPI提供访问数据到VHDL模型，对其评估与仿真。这个接口是作为C语言的库来实现的，由IEEE研发并满足VHPI标准。VHPI应用程序必须编译、连

10、接的共享库，它们能进一步VHDL设计单元、子程序绑定。 填空题21VHPI有哪些功能？参考答案： 更多内容请访问睦霖题库微信公众号填空题22为什么VHDL设计仅需要功能仿真？参考答案： VHDL设计硬件电路，以功能设计为设计目标，与具体的集成电路工艺无关。在不同工艺条件下，时序延时是不同的。由于VHDL设计与工艺无关，因此仅需要功能仿真。当VHDL模块移植在不同工艺条件下，时序仿真才有意义。 填空题23简答功能仿真和时序仿真的不同。参考答案： 功能仿真：在RTL层进行的仿真，其特点是不考虑构成电路逻辑延迟和门时间延迟，着重考虑电路在理想环境下的行为和设计结构的一致性；时序仿真：在电路已经映射到

11、特定的工艺环境后，将电路的路径延迟和门延迟考虑进对电路行为的影响后，来比较电路的行为是否还能够在一定条件下满足设计要求。 填空题24Moore型状态机和Mealy型状态机有什么相同和不同？参考答案： 填空题25异步复位怎样用VHDL语言描述？参考答案： 填空题26CLK信号怎样用VHDL语言描述？参考答案： 填空题27简述层次化设计的过程。参考答案： 层次化设计是指在一个大型设计任务中，将目标层层分解，在各个层次上分别进行设计的方法。在有些设计中，设计者先构建一些模块，然后再将这些模块组合起来，最终完成整个系统的设计。有人把在整个设计任务上的层面上展开行为描述的设计方法，称为高层次设计，而对某

12、一模块、某一元件的结构描述称为底层设计。 填空题28配置语句的书写格式是怎样的？参考答案： 填空题29多模块的端口信号与模块间互联信号是什么关系？参考答案： 一个结构体中可以含有多个模块，一个模块中可以含有多个进程。如此嵌套、循环，就构成一个复杂的电子系统。模块的端口信号用于模块间的互联信号。多模块构成的新系统，端口信号重新定义。 填空题30用结构化描述方法设计一个加法器。参考答案： 填空题31什么叫模块？区分模块与进程。参考答案： 填空题32什么叫进程？简述进程的工作方式。参考答案： 填空题33标示符与保留字有何不同？对VHDL编程有何约束？参考答案： 标识符用于命名实体、结构体、信号和变量

13、等。V.HDL语言中的保留字不可以用于标识符的命名中，保留字有些用于VHDL程序设计的关键字。 填空题34VHDL语言定义的标准数据类型有哪些？参考答案： 填空题35变量和信号的区别是什么？参考答案： 变量（Variable）是一个局部量，主要用于对临时数据进行局部存储。信号（Signal）可用于电路内部硬件设计实体相互连接的抽象表示。信号是全局量，通常在实体说明、结构体和包中使用。 填空题36片上系统设计的知识要求和实验条件有哪些？参考答案： 片上系统设计需要SOC系统知识，嵌入式计算机体系结构知识，IP复用知识，底层驱动软件编写技能。实验条件，需要相对高级、复杂一些的FPGA开发板。 填空

14、题37怎样建立一个基本VHDL设计环境？参考答案： 把VHDL语言输入界面、编辑界面、编译工具、器件库、函数库的组合称为VHDL设计环境。许多EDA工具均提供了VHDL设计环境，如ALTERA公司的QuartusII。 填空题38叙述用VHDL设计ASIC的流程。参考答案： 填空题39详述VHDL设计IP模块的流程。参考答案： 填空题40什么是VHDL？VHDL的实现有哪几种形态？参考答案： 硬件描述语言（HardwareDescriptionLanguage，HDL），顾名思义，是电子系统硬件行为描述、结构描述、数据流描述的语言。VHDL语言的英文全名是VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage，即超高速集成电路硬件描述语言。