多功能数字电子钟的设计.docx

1、多功能数字电子钟的设计学号毕业设计说明书设计题目 多功能数字电子钟的设计系 部 机械电子系专 业 机电一体化班 级 机电103 班姓 名 关付玲指导教师 肖玉玲2012年 10月 13日摘 要 摘要：数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。本设计中的数字时钟采用数字电路实现对“时” 、“分”、“秒”的显示和调整。通过采用各种集成数字芯片

2、搭建电路来实现相应的功能。具体用到了555震荡器，74LS90及与非，异或等门集成芯片等。该电路具有计时，整点报时和校时的功能。在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。实验证明该设计电路基本上能够符合设计要求！关键词：计数器 ； 译码显示器； 校时电路；AbstractAbstract: Digital clock is a time, Sub, second displays the organ in human visual mechanism. Its time for a period of 24 hours, show full scale

3、23:59 for 59 seconds. A basic digital clock circuits consists of second signal generator, hours, minutes, seconds, counters, decoders and display components. Because of its pure digital hardware design, compared with the traditional mechanical watch, it has left, presents an intuitive, non-mechanica

4、l transmission device and so on. This digital clock used in the design of digital circuits on the time and min, second display and adjustment. Through the use of integrated digital chip circuit structures to achieve appropriate functionality. Specific use of 555 oscillator, 74LS90 and non-, exclusiv

5、e-or gate integrated circuits and so on. The circuits with timing, the whole point of time and error correction capabilities. In the analysis of the entire module and overall circuit diagram is painted, simulation to emulation and modules record the observed results. Experimental proof of the design

6、 circuit can basically meet the design requirement!Key words ：Counter ,ten decoding display , citcuit Shool摘 要 . 2Abstract . 21.1 前言 . (7)1.2 数字钟设计研究内容 . (错误！未定义书签。) 2 设计方案2.1 方案设计与论证 . (错误！未定义书签。)2.2 时间计数器电路 . (错误！未定义书签。)2.3 译码驱动及显示电路 . (错误！未定义书签。)2.4 校时电路 . (错误！未定义书签。)2.5 报时电路 . (错误！未定义书签。) 3 单元电路

7、设计与分析3.1 时间脉冲产生电路的设计 . (错误！未定义书签。)3.2 计数电路的设计 . (错误！未定义书签。)3.3 译码及驱动显示电路 . (错误！未定义书签。)3.4 校时电路的设计 . (错误！未定义书签。)3.5 报时电路的设计 . (29) 4 电路总体设计与调试4.1 电路总图 . (错误！未定义书签。) 5 仿真结果及分析 . (错误！未定义书签。) 致 谢 . (17) 参考文献. (错误！未定义书签。)前言电子技术与计算机技术的不断发展，以数字电路为核心的控制层出不穷。当然，无论什么系统都离不开时间参数。而传统的机械钟表显然是不能直接参与到各种自动控制系统中的，数字式

8、电子钟表就应运而生。电子钟表是一种用电能为动力，液晶显示或LED显示数字式和石英指针式的计时器。数字式电子钟是一种用数字显示秒、分、时的计时装置、与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点，它在工业自动控制系统中起到了不可或缺的作用。随着科学技术的发展，人们对时间计量的精度要求越来越高。高精度的计时工具大多数都使用了石英晶体振荡器，由于电子钟、石英表、石英钟都采用了石英技术，因此走时精确度高，稳定性好，使用方便，不需要经常调校、数字式电子钟用集成电路计时时，译码代替机械式传动，用LED显示器代替指针显示进而显示时间，减少了计时误差。这种表具有时、分、秒、显示时间的功能，

9、还可以进行时、分、秒的校对。片选的灵活性好。当前数字电路设计的趋势：1.越来越大的设计。2.短的推向市场的时间。3.越来越低的价格。4.大量使用计算机辅助设计工具（EDA技术）。4.多层计设计表述。5.大量使用复用技术IP。越来越多的数字产品会在将来占领更多的市场。现如今，钟表被广泛运用于家庭，码头，车站，办公室等公共场合，成为人们生活中的必需品。由于数字集成电路的发展和石英晶体振荡器的广泛应用，使得数字钟的精度超过老式钟表。钟表的数字化给人们的生活带来了极大的方便而且大大扩展了时钟表的功能，诸如定时自动报警，按时自动打铃，定时广播等等，所有这些，都是以钟表数字化为基础的。因此研究数字钟及其扩

10、展应用，有着非常大的现实意义。1.2 数字钟设计研究内容数字钟设计是利用电子技术设计出一个数字时钟，数字钟是一个将“时”、”分”、“秒”显示于人的视觉器官的计时装置。电路系统由秒发生器、“时”、”分”、“秒”计数器、译码器及显示器等电路组成。通过数字钟设计练习，将对综合知识应用能力设计能力有较大提高，对今后从事电子产品的研制、生产、经营、维修等打下基础。此次设计要通过简单的逻辑芯片实现数字时钟，要点在于将555芯片连接输出为一秒的多谢振荡器用于时钟的秒脉冲，用74LS290等连接成60和24进制的计数器，再通过七段数码显示，构成多功能数字时钟。2 设计方案设计一个多功能数字时钟，该时钟具有显示

11、时分秒，校时及整点报时功能。 方案一：采用单片机来实现系统的控制。键盘用芯片7289控制，时钟芯片采用DS12887，温度传感器采用DS18B20。市电信号电压通过更高精度的AD536A、ICL7135等测得，频率可采用测周期法间接测得。此系统硬件简洁，将复杂的硬件功能用软件实现，因此系统控制灵活，需要软件程序来实现各种控制功能。方案二：采用硬件来完成，可通过用74ls48，74ls290,74LS00，4060与非门等电子元器件来实现。方案简洁、灵活、可扩展，完全能达到设计要求，不需要软件编程。缺点：硬件电路较复杂。本设计选取第二种方案，直接使用硬件电路实现，电路结构清晰，电路简单实用，省去

12、软件编程的问题。选用方案：电子电路74LS290，74LS48，数码显示器BS202各6片，74LS00 3片，74LS04，74LS08各 1片，电阻若干，电容，开关各2个，蜂鸣器1个，导线若干。用中、小规模集成电路设计一台能显示日、时、分秒的数字电子钟，要求如下：1.由晶振电路产生1HZ标准秒信号。2.秒、分为00-59六十进制计数器。3.时为00-23二十四进制计数器。4.可手动校正：能分别进行秒、分、时的校正。只要将开关置于手动位置。可分别对秒、分、时进行连续脉冲输入调整。5.整点报时。整点报时电路要求在每个整点前鸣叫五次低音（500HZ），整点时再鸣叫一次高音（1000hz）2.1设

13、计总方案数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图2-1所示为数字钟的一般构成框图。图 2-1系统原理框图晶体振荡器电路：晶体振荡器电路给数字钟提供一个频率稳定准确的32768Z的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。分频器电路：分频器电路将32768HZ的高频方波信号经32768（215）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上

14、也就是计数器。时间计数器电路：时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。 译码驱动电路：译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。整点报时电路：一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时,以示提醒.其作用方式是发出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示。2.2 方案设计与论证方案一：由集成电路定时器555与RC组

15、成的多谐振荡器作为时间标准信号源。图2-2 555与RC组成的多谐振荡器图方案二:振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。石英晶体振荡器的作用是产生时间标准信号。因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。图 2-3 石英晶体振荡器图 图 2-4 门电路组成的多谐振荡器图方案三：由集成逻辑门与RC组成的时钟源振荡器。用555组成的脉冲产生电路: R1=15*103，R2=68*103，C=10F ，则555所产生的脉冲的为:f=1.43/(R1+2*R2)*103*10*106=0.947Hz,而设计要求为1H

16、z,因此其误差为5.3%,在精度要求不是很高的时候可以使用。石英晶体振荡电路:采用的32768晶体振荡电路,其频率为32768Hz,然后再经过15分频电路可得到标准的1Hz的脉冲输出.R的阻值,对于TTL门电路通常在0.72K之间;对于CMOS门则常在10100M之间。由门电路组成的多谐振荡器的振荡周期不仅与时间常数RC有关，而且还取决于门电路的阈值电压VTH，由于VTH容易受到温度、电源电压及干扰的影响，因此频率稳定性较差，只能用于对频率稳定性要求不高的场合。综上分析，选择方案二，石英晶体振荡电路能够作为最稳定的信号源。2.2分频器电路通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒

17、信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。例如，将32768Hz的振荡信号分频为1HZ的分频倍数为32768（215），即实现该分频功能的计数器相当于15级2进制计数器。从尽量减少元器件数量的角度来考虑，这里可选多极进制计数电路CD4060和CD4040来构成分频电路。CD4060和CD4040在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。CD4060计数为级进制计数器，可以将32768z的信号分频为z，其部框图如图2-5所示，从图中可以看出，CD4060的时钟输入端两个串接的非门

18、，因此可以直接实现振荡和分频的功能。图2-5CD4046内部框图 图2-6 CD4040内部框图CD4040计数器的计数模数为4096（212），其逻辑框图如图2-6。如将32768Hz信号分频为1Hz，则需外加一个8分频计数器，故一般较少使用CD4040来实现分频。综上所述，可选择CD4060同时构成振荡电路和分频电路。照图5.1，在CP0和CP0之间接入振荡器外接元件可实现振荡，并利用时计数电路中多一个2分频器（后述）可实现15级2分频，即可得1Hz信号。2.3时间计数器电路一般采用10进制计数器来实现时间计数单元的计数功能。为减少器件使用数量，可选74LS290，其逻辑框图如图2-7所示

19、。该器件为2-5-10异步计数器.图 2- 7 74ls2902.4译码驱动及显示单元电路译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。用于驱动LED七段数码管的译码器常用的有74LS48。74LS48是BCD-7段译码器/驱动器，其输出是OC门输出且低电平有效，专用于驱动LED七段共阳极显示数码管。若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字的显示如图2-8所示。2.5校时电路图2-9为校时电路，数字钟采用快速校时法进行校时，校时电路时由基本RS触发器和与非门构成。其工作原理：当开关K置于S端子时，触发器置1，

20、计数器进位信号被封锁，而秒脉冲1通过G门和G5门送到计数器的时钟控制端，在秒脉冲的控制下快_速计数，直到正确的时间，再将开关置R端子实现校时。当开关K置于R端子时触发器置0，秒脉冲被封锁，计数位信号通过G3和G5门送到计数器的时钟控制端进行正常工作。 _图2-8 译码及显示电路 图2-9校时电路2.6报时电路如图3-0所示为整点报时电路，它由控制电路和音响电路两部分组成。其工作原理为：当十分位计数器的输出Q4Q3Q2Q1=0101，而分个位计数器的输出Q4Q3Q2Q1=1001时，G1门输出才为1。与此同时，当秒十位计数器输出Q4Q3Q2Q1=0101时，G3们输出才为1， 使G6和G7门准备

21、开启此时正好是59分0秒，G7门要接收500Hz信号，必须还要同时满足秒各位的Q4=0和Q1=1，既当秒各位计数器的输出Q4Q3Q2Q1为0001、0011、0101、0111时，G7门能接收500Hz信号。此时正好时间分别为59分51秒、59分53秒、59图 3-0校时电路分55秒、59分57秒。此时由于Q4和Q1不足同时为1，故G6门输出为1.这样通过G5门就可以把500Hz信号送到音响电路，发出低响声。G6门只有当满足秒各位计数器输出Q4Q3Q2Q1=1001时，才能接收A信号，即1KHz信号，此时正好是59分59秒。而G7门输出此时为1，这样G5门输出为1KHz信号，驱动音响电路发出一

22、声高响音。打到59分50秒时，驱动音响电路隔一秒鸣响一次，鸣响时间为1秒，10秒钟发出5次鸣响，且要求最后一次的声音比前4秒的要高的效果。音响电路：采用的是射极跟随器，推动8欧姆扬声器发生。晶体管基极串联1K欧姆限流电阻，足以避免电流过大烧坏扬声器。经过两个电路的共用，从而是数字时钟达到59分50秒开始报时，10秒内响5次，每秒响一次，最后一次比前4次高的报时效果。本章小结：按照设计原理图，分别针对每个部分选择合适的设计方案，秒发生器选用晶体振荡器，时间计数器选用74ls290，译码驱动及显示单元选用74ls48及七端数码管，校时和报时电路按给出方案设计。3单元电路的设计3.1时间脉冲产生电路

23、的设计CD4060同时构成振荡电路和分频电路。在MR和RS之间接入振荡器外接元件可实现振荡，并利用时计数电路中多一个2分频器可实现15级2分频，即可得1Hz信号。3.2计数电路的设计秒、分计数器为60进制计数器。小时计数器为24进制计数器。60进制计数器的设计以及24进制如下图所示：图3-2 60进制计数器电路图 图3-3 24进制计数器电路图3.3 译码及驱动显示电路译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。用于驱动LED七段数码管的译码器常用的有74LS48。74LS48是BCD-7段译码器/驱动器，其输出是OC门输出且低电平有效，专用于驱动LED七

24、段共阳极显示数码管。由74LS48和LED七段共阳数码管组成的一位数码显示电路如图 16 所示。若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入。图3-4译码及驱动显示电路图 图3-5报时电路3.4 校时电路的设计数字种启动后,每当数字钟显示与实际时间不符进,需要根据标准时间进行校时。校“秒”时，采用等待校时。校“分”、“时”的原理比较简单，采用加速校时。如图3-5所示。对校时电路的要求是 :1在小时校正时不影响分和秒的正常计数 。2在分校正时不影响秒和小时的正常计数 。3.5 报时电路电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时

25、电路报时控制信号。当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位保持不变，分别为5、9和5，因此可将分计数器十位的Q和Q 、个位的Q和Q及秒计数器十位的Q和Q相与，产生报时控制信号。选蜂鸣器为电声器件，蜂鸣器是一种压电电声器件，其两端加上一个直流电压时酒会发出鸣叫声，两个输入端是极性的，较长引脚应与高电位相连，图中的三极管时为了驱动蜂鸣器。3.6电路总图 &GND ROB ROS SQB SQA CP1 CP0GND ROB ROS SQB SQA CP1 CP0GND ROB ROS SQB SQA CP1 CP0GND ROB ROS SQB SQA CP1 CP0GND

26、 ROB ROS SQB SQA CP1 CP0GND ROB ROS SQB SQA CP1 CP0&分分分分个个个个位位位位秒秒个个秒秒位位个个位位图3-6 电路总图电路出现的问题及解决：（1）电路制作好后，接上电源整个电路没有任何反应。可能出现的问题出在电源的接线正负电线焊接一起，造成整个电路短路。解决方法使正负电源线分开即可。（2）数码管显示有的不亮，可能出现的原因是虚焊。解决方法重新焊一遍。（3）比较容易出现的故障是接触不良。解决办法仔细检查各个焊接点是否焊接完整。 本章小结：本章节系统从每个设计部分对设计方案进行了总结，并对设计方案提出相应要求，给出设计总图，以便于进行电路设计。第

27、四章 总结与展望经过这段时间的课程设计，我学到了许多东西，对课本上的内容的理解加深了理解。理论要联系实践，当然实践也离不开理论，由于对课本的内容还不是很熟悉，所以在做这个课程设计前，我先把课本的重点知识复习了一遍，时序逻辑电路、组合逻辑电路、计数器、定时器等，然后就是到图书馆查找相应的资料，抱着好几本书就在那里认真地查，查的过程中也看到了很多关于74LS系列芯片的应用实例。然后自己做了设计方案，并请老师帮助分析检查。 设计方案经过老师肯定之后就是数字钟的电路设计，这是一个难点也是重点。在这个环节中，我学到了许多在课本上学不到的东西，我想这个过程用“山穷水复疑无路，柳暗花明又一村”来形容最贴切不

28、过了。但还是坚持下来了，经过近几天天时间的查找和分析秒个位设计终于成功了。在这个过程中吸取了许多教训，我在接下了的设计过程中就显得异常轻松，比较快的完成了这次任务。这就是好事多磨吧！ 理论上的知识搞定了，接下来就是开始设计整体电路图了。EDA做原理图，给我的印象是英文看不懂，所以查阅课本重新学习了EDA计数，最后做出了电路原理图。 这次课程设计也再次让我看到理论与实践的差别和联系，理论固然重要，然而我们要在实践中发现错误，并解决错误，也提高了自己的动手能力和实际解决问题的能力。 一种学习态度：认真、严谨的学习态度。这就是我的另一个收获，不仅仅是做课程设计，无论是做什么研究，都必须要有一种认真严谨的学习态度，比如说，独立思考独立完成，认真接线，仔细检查等，这些都是对我们自身能力的一种培养，在以后的学习甚至工作中，很多东西都只能靠自己去独立思考完成，因此我们也藉此学会了一种独立思考的学习态度。无论最后的结果是怎样，你参与了，你就肯定有收获。在这几天可以说是废寝忘食的课程设计过程中，我也收获了许多，我仍然