低功耗集成电路设计课程上机实验报告.pdf

1、 低功耗集成电路设计低功耗集成电路设计 上机实验上机实验报告报告 课程名称课程名称 低功耗集成电路设计低功耗集成电路设计 任课教师任课教师 肖立伊肖立伊 学学 生生 黄庆丰黄庆丰 学学 号号 11SG21908 目目 录录 实验一实验一 MOS管阈值电压随衬底偏置电压变化的模拟与分析管阈值电压随衬底偏置电压变化的模拟与分析 .11.实验条件实验条件 .12.实验过程实验过程 .13.产生机理及用途产生机理及用途 .1实 验 二实 验 二 MOS管亚阈值漏电流随漏源电压变化的模拟与分析管亚阈值漏电流随漏源电压变化的模拟与分析 .31.实验条件实验条件 .32.实验过程实验过程 .33.产生机理及

2、用途产生机理及用途 .3实 验 三实 验 三 晶体管堆叠效应减少漏电流的模拟与分晶体管堆叠效应减少漏电流的模拟与分析析 .41.实验条件实验条件 .42.实验过程实验过程 .43.产生机理及用途分析产生机理及用途分析 .5实 验 四实 验 四 电平转换触发器设计电平转换触发器设计 .61.主从电平转换器主从电平转换器 .61)设计过程设计过程 .62)模拟结果模拟结果 .72.脉冲预充触发电平转换器脉冲预充触发电平转换器 .81)设计过程设计过程 .82)模拟结果模拟结果 .93.电平转换器用途电平转换器用途 .10实 验 五实 验 五 偏置电压对偏置电压对 6 管存储单元功耗影响的模拟与分析

3、管存储单元功耗影响的模拟与分析 .111.设计过程设计过程 .112.功能模拟及功耗分析功能模拟及功耗分析 .113.降低功耗原理降低功耗原理 .11 低功耗集成电路设计上机实验报告：黄庆丰 1 实验一实验一 MOS 管阈值电压随衬底偏置电压变化的模拟与分析管阈值电压随衬底偏置电压变化的模拟与分析 1.实验条件实验条件 工艺 器件模型 器件宽长 电源电压 零偏时的阈值电压 仿真温度 smic90nmCMOS N10 1um/100nm 1.0V 243.2mV 25oC 2.实验过程实验过程 在本实验中，我们采用 smic90nm 工艺库中的型号为 N10 的 NMOS 管进行阈值电压与衬底偏

4、置的分析，其中衬底偏压 VB 从-1V 线性变化至 1V。其电路原理图如下：图 1 实验一仿真原理图 用 Spectre 进行仿真，我们得到了下图的仿真结果。图 2 阈值电压随衬底电压变化 如所示，在零偏时，器件的阈值电压 243.2mV，而随着衬底电压从-1V 至 1V的线性变化过程中，器件阈值电压也从 320mV 降至 15mV，由此可见，衬底偏置能够显著改变阈值电压的变化。3.产生机理及用途产生机理及用途 MOS 器件能够导电的原因是在栅氧化层下面形成反型层，从而形成导电沟道所致，而在衬底与源极之间施加负向偏压时将使沟道感应结上的压降增大，表面耗尽层的宽度增加，使得空间电荷区的负空间电荷

5、增加，此时只有增加栅压才能维持强反型的条件，因而阈值电压增大，同理，当施加正向电压时，栅压降低，阈值电压下降。阈值电压并不是一个恒定的参数，它将受到诸多参数的影响。其中，衬底偏低功耗集成电路设计上机实验报告：黄庆丰 2 置效应影响最大。我们可以通过控制衬偏电压而增大或者减小器件的阈值电压。因此这为我们提供了一个在性能与漏电方面的折中的办法。但是我们需要注意的是，在施加反相偏压时，不能超过 0.6V。如果超过 0.6V 时，电流将直接从源极流入衬底，从而降低晶体管的增益。低功耗集成电路设计上机实验报告：黄庆丰 3 实 验 二实 验 二 MOS 管亚阈值漏电流随漏源电压变化的模拟与分析管亚阈值漏电

6、流随漏源电压变化的模拟与分析 1.实验条件实验条件 工艺 器件模型 器件宽长 电源电压 仿真温度 smic90nmCMOS N10 1um/100nm 1.0V 25oC 2.实验过程实验过程 在本实验中，我们采用 smic90nm 工艺库中的型号为 N10 的 NMOS 管进行亚阈值漏电的分析，其中电源电压 VDD 从 0V 线性变化至 1V。其原理图如下：图 3 实验二电路原理图 用 Spectre 进行上图的仿真，我们得到了如图 4 的仿真结果。图 4 亚阈值漏电与漏源电压的关系 如图 4 所示，随着漏源电压的线性上升，亚阈值漏电也随之大致呈几何增长。亚阈值漏电主要有两方面因素：扩散电流

7、及 DIBL 效应，当漏源电压较小时，扩散电流起主要作用，即图中 0-0.5V 所示，当漏源电压较大时，DIBL 效应发挥主要作用，漏电流呈几何增长。3.产生机理及用途产生机理及用途 当栅源电压小于器件阈值电压时，器件应处于截止状态，但是在栅氧化层中正电荷的作用下，半导体表面很可能处于弱反型的状态，因而沟道中仍会有小的漏极电流通过。这就是所谓的亚阈值电流。亚阈值电流随着漏源电压成几何增长。漏电受漏源电压影响很大，但是这成为一个有效的控制漏电的参数。低功耗集成电路设计上机实验报告：黄庆丰 4 实实 验 三验 三 晶体管堆叠效应减少漏电流的模拟与分析晶体管堆叠效应减少漏电流的模拟与分析 1.实验条

8、件实验条件 工艺 器件模型 器件宽长 电源电压 仿真温度 smic90nmCMOS N10 300nm/100nm 1.0V 25oC P10 150nm/100nm 电路原理图：如图 3 所示 图 5 实验三电路原理图 2.实验过程实验过程 在本实验中，我们采用 smic90nm 工艺库中 MOS 管进行堆叠效应得分析，其中电源电压 VDD 为 1V，节点 VM 的电压从 0V 线性变化至 1V。仿真结果如图 6。图 6 漏电流与 VM 的关系 如图 6 所示，随着节点 VM 电压的升高 M1 管的漏电流迅速降低，而 M2 的漏电流将显著增大。对于二输入与非门来说，节点 VM 无需外加电压，

9、且 M1 与M2 管的漏电流应该相等，因此，两曲线交点即为二输入与非门的漏电，在该条件下其漏电为 80pA 左右。低功耗集成电路设计上机实验报告：黄庆丰 5 3.产生机理及用途分析产生机理及用途分析 当下拉网络关闭，节点 M 的电压将处于中间的某个值，这是由于 M1 管和M2 管中漏电流相等造成的。这将减小两个晶体管的漏源电压。由于 DIBL，这将导致漏电流的大大减小。并且 M1 管的栅源电压将变为负值，这也将额外导致漏电流的减小。堆叠效应对 NMOS 及 PMOS 都有降低漏电的作用，但是由于 DIBL 对 PMOS的影响较小，因此堆叠效应对 PMOS 管降低漏电的能力不如 NMOS，因此我

10、们在设计时主要将 NMOS 管堆叠，这样可以很好的降低电路漏电，从而降低电路功耗。低功耗集成电路设计上机实验报告：黄庆丰 6 实 验 四实 验 四 电平转换触发器设计电平转换触发器设计 1.主从电平转换器主从电平转换器 1)设计过程设计过程 工艺 器件种类 器件模型 器件宽长 电源电压 仿真温度 smic90nmCMOS 反相器 1、2、3 N10 200nm/100nm 1.0V 25oC P10 600nm/100nm 反相器 4、5、6 N10 450nm/100nm P10 200nm/100nm 钟控反相器 7、8 的输入管 N10 200nm/100nm P10 600nm/100

11、nm 钟控反相器 7、8 的传输管 N10 300nm/100nm 传输管 MN1、MN2 N10 2um/100nm 传输管 MN N10 300nm/100nm 下图为主从电平转换器原理图。图 7 主从电平转换器原理图 低功耗集成电路设计上机实验报告：黄庆丰 7 图 8 主从电平转换器电路图的实现 采用如图 8 所示电路图进行仿真，反相器均采用 3：1 的宽长比，在 90nm工艺下，反相器 1、2、3 器件长度采用 100nm，对 于 NMOS 来说，宽度采用 200nm，故相对应的 PMOS 的宽度为 600nm。对于反相器 4、5、6，为了能让其电平有效保持，同时又要在状态转换时传输管

12、顺利的改变交叉耦合的反相器的状态将数据写入，我们让其尺寸与传输管的呈如下关系，长均为 100nm，宽度：NMOS:传输管:PMOS=2.25:1.5:1，所以，4、5、6 的 NMOS 宽度为 450nm，PMOS 宽度为200nm，传输管 MN 与钟控反相器 7、8 中的传输管宽度均为 300nm，钟控反相器 7、8 的输入管与反相器 1 的尺寸相同。为了增大驱动能力传输管 MN1、MN2采用较大尺寸，长度采用 100nm，宽度为 2um。2)模拟结果模拟结果 图 9 为采用 Spectre 对上述电路进行仿真得到的仿真结果。图 9 主从电平转换仿真结果 由图 7 知，电路采用的是主从结构，

13、时钟上升沿到来时，输出电平发生翻转，且由原来的 0.7V 的高电平转换为 1V 的高电平，正确实现了电平转换电路的功低功耗集成电路设计上机实验报告：黄庆丰 8 能。2.脉冲脉冲预预充充触发电平转换器触发电平转换器 1)设计过程设计过程 工艺 器件种类 器件模型 器件宽长 电源电压 仿真温度 smic90nmCMOS 反相器 1、2、3 4、5 N10 200nm/100nm 1.0V 25oC P10 600nm/100nm 反相器 8、9 N10 450nm/100nm P10 200nm/100nm 反相器 6 N10 200nm/500nm P10 600nm/500nm 或非门 7 N

14、10 1.2um/100nm P10 200nm/100nm 10 N10 900m/100nm P10 600nm/100nm 11 N10 400m/100nm P10 600nm/100nm 12 N10 900m/100nm P10 800nm/100nm 图 10 脉冲预充触发电平转换器原理图 低功耗集成电路设计上机实验报告：黄庆丰 9 图 11 脉冲预充触发电平转换器电路图的实现 与主从电平转换器类似，反相器 1、2、3、4、5 采用 3:1 的宽长比，在 90nm工艺下，器件长度采用 100nm，对于 NMOS 来说，宽度采用 200nm，故相对应的 PMOS 的宽度为 600n

15、m，为了增加延时而产生脉冲加大了反相器 6 的长度，其值为 500nm。为实现或非门的电流与反相器的电流对应，其 PMOS 宽度改为1.2um；10、11 原理同上。为了让 12 能顺利的改变交叉耦合的反相器的状态，其尺寸如下：NMOS 宽为 900nm，PMOS 宽度为 800nm。2)模拟结果模拟结果 图 12 为动态脉冲触发电平转换器的模拟结果。图 12 脉冲预充触发电平转换器的仿真结果（Q 为反逻辑输出）由图 12 知，在每个 CLK 的上升沿到来的时候，电平转换器把 0.7V 的高电平转换为 1V 的高电平，正确实现了电平转换电路的功能。低功耗集成电路设计上机实验报告：黄庆丰 10

16、3.电平转换器用途电平转换器用途 多电压分别供电，可以降低部分延迟裕度较大的非关键路径的电源电压，使其延迟在依然满足条件的基础上，功耗大大降低。而对关键路径我们依然采用较高的电源电压，这样不会降低整个电路的性能同时又能节省功耗。但是如何实现电平转换成了其最大的问题，一般来说我们可以采用双电源供电，但是这需要两个电源环，增加了芯片面积同时过长的线负载电容也会消耗部分功耗。而电平转换则成了实现多电源供电的比较好的办法，它可以很方便得实现低电源电压向高电源电压的转变，但是反过来却很难实现，因此电平转换器适用于高-低电平转换发生较少的电路中。低功耗集成电路设计上机实验报告：黄庆丰 11 实 验 五实

17、验 五 偏置电压对偏置电压对 6 管存储单元功耗影响的模拟与分析管存储单元功耗影响的模拟与分析 1.设计过程设计过程 设计 SRAM 存储单元如下图，用 Spectre 模拟其功能并进行功耗分析。图 13 实验五仿真电路图 图 14 瞬态仿真结果 工艺 器件种类 器件模型 器件宽长 电源 电压 位线 预充电压 VSS 仿真温度 smic90nmCMOS N1，N2 N10 450nm/100nm 1.0V 初始 待机 初始 待机 25oC P1、P2 P10 200m/100nm 1.0V 0.7v 0v 0.3v N3、N4 N10 300nm/100nm 2.功能模拟及功耗分析功能模拟及功

18、耗分析 图 14 给出了 SRAM 的功能仿真结果，以及在待机模式下，位线预充电压与下拉管 NMOS 的源极电压 VSS 的变化情况。从图 14 可以看出在 10-13ns 之间，字线开启，存储单元完成存“1”过程。在15-30ns 之间，字线已经关闭，位线电压回到初始预充状态，即 1.0V。30ns 后进入待机状态，经直流工作点分析，VSS=0 时静态功耗为 2.662nW，当 VSS=0.3v时静态功耗为 560.5pW，功耗降低了 79%。此时 Q 和 QB 尚能保持原有的逻辑电平。3.降低功耗原理降低功耗原理 通过提升下拉管的源极电压 VSS 以及降低位线预充电压可以降低交叉耦合反相器的漏源电压，这样由于 DIBL 效应可以降低亚阈值漏电。并且随着 VSS的升高，对 NMOS 器件来说，VBS 将变成负值，从而可以提高晶体管的阈值电压，从而也可以有效地降低亚阈值电流。