西北工业大学数集实验6.docx

1、西北工业大学数集实验6实验课六 时序逻辑AMD-K6 处理器的脉冲寄存器。VDDV DD=2.5V，反相器的延迟 TPinv=40Ps，回答下面的问题：1、 画出节点 CLK ， CLKd ， X 和 Q 两个时钟周期内的波形， 其中输入 D 在一个周期中为 0，在另一个周期中为 1。时钟在低电平时，最后一级器件关断， q 将保持原值。当 clk 由低向高反转时，由于存在三个反相器的延迟，此时 clkd 仍为高，在此期间，电路是透明的，输出数据将跟随输入数据变化。2、考察这个寄存器的建立时间和保持时间。建立时间为 0，保持时间为三个反相器延时即 120ps。3、对该电路进行仿真，所有管子的初始

2、尺寸可以设定为：NMOS ： W/L=0.5um/0.5umPMOS： W/L=1.8um/0.5 um通过观察关键点的波形， 更改某些管子的尺寸， 使电路能够正常工作。 贴出正常工作时两个时钟周期的波形。其中 D 在一个周期为 0，一个周期为 1 。施加激励可参考：Vclk CLK 0 pwl(0 0 0.3n 0 0.4n 2.5 0.7n 2.5 0.8n 0 R )VinD D 0 pwl(0 0 800p 0 900p 2.5)注意，在 SP 文件中加入初始状态描述.ic V(Q)=0 V(x)=2.5 V(CLKD)=0.tran 0.001n 2n UIC代码如下：实验六 AMD

3、-K6 处理器的脉冲寄存器.option probe.unprotect.libD:spicscmos25_level49.lib TT.global vdd.ic V(q)=0 V(x)=2.5 V(clkf)=0Vclk clk 0 pwl(0 0 0.3n 0 0.4n 2.5 0.7n 2.5 0.8n 0 R )VinD d 0 pwl(0 0 800p 0 900p 2.5)Vvdd vdd 0 dc=2.5v.subckt invert in out NW=0.25u PW=0.5uM1 out in vdd vdd PMOS W=PW L=0.5uM2 out in 0 0 N

4、MOS W=NW L=0.5u.ends.subckt invert2 in out NW=0.25u PW=0.5uM1 out in vdd vdd PMOS W=PW L=0.25uM2 out in 0 0 NMOS W=NW L=0.25u.ends.subckt inverts in outX1 in 1 invert NW=0.25u PW=0.5uX2 1 2 invert NW=0.25u PW=0.5uX3 2 out invert NW=0.25u PW=0.5u.ends.subckt fd in1 in2 in3 in4 1M3 1 in1 vdd vdd PMOS

5、W=0.5u L=0.25uM4 1 in2 2 0 NMOS W=0.25u L=0.25uM5 2 in3 3 0 NMOS W=0.25u L=0.25uM6 3 in4 0 0 NMOS W=0.25u L=0.25u.endsX8 clk clkf invertsX4 clk clk d clkf x fdM7 x d vdd vdd PMOS W=0.5u L=0.25uM8 x clkf vdd vdd PMOS W=0.5u L=0.25uX5 x clk x clkf OUT fdX6 OUT qf invert2 NW=0.25u PW=0.5uX7 qf q invert

6、2 NW=0.25u PW=0.5u.tran 0.01n 5n UIC.plot V(q) V(clk) V(clkf) V(x ) V(d).end从上向下为： clk ,clkd,d,x,q 的波形（时钟占空比为 50%）a）A、 B 寄存器的建立时间 Tsetup=100ps，保持时间 Thold=0，与时钟相关的传输延迟Tcq=50ps， Tlogic=250ps ，求输入时钟的最高频率（时钟偏斜时间 Tskew=0） 。b）假定输入到 B 的时钟相对于输入到 A 的时钟有偏斜的情况存在， 那么在下列情况下求输入最高时钟频率。 Tskew = 50ps Tskew = -50psRS

7、 触发器。M1 3QSNM31、交叉耦合的反相器的阈值电压已经被预置为 VDD/2 左右， 求能够保证触发器正常工作的尺寸系数 N，即，当 VS变化到 VDD 或 0 时， V Q = VDD/2。 VDD=2.5v。VTn=0.43V ， Kn= 115 10-6A/V 2， =0.06 V-1VTp=-0.4V ， Kp= -30 10-6A/V2， =-0.1 V-1当 VS =2.5v, VR =0v，此时临界条件为 VQ=VDD/2,VQ =0v则： M1， M3 导通且处于速度饱和，则计算如下：2、M4、 M5 的尺寸为 W/L=0.5um/0.5um ，对该 SR触发器进行功能仿

8、真，若有必要可以适当调节参数使该触发器能够正常工作。代码如下：radix 11io iivname s rtunit ustrise 0.001tfall 0.001vih 2.5vil 0.0vol 0.0voh 2.50100.5101011.5002012.510300实验六 RS 触发器 .unprotect.libD:spicscmos25_level49.lib TT .global vdd .vecD:spicsexperimentvv.vec .ic V(q)=0 V(qd)=2.5Vdd vdd 0 dc=2.5v .SUBCKT last in out sM1 out in vdd vdd PMOS W=1.5u L=0.5uM2 out in 0 0 NMOS W=0.5u L=0.5uM3 out s 0 0 NMOS W=0.595u L=0.5u .endsX1 q qd s lastX2 qd q r last .tran 1n 5u UIC .probe V(q) V(qd) .end从上向下依次为 s， r， q， q 的波形s 的波形r 的波形q 的波形q 的波形