HFSS SoD in Desinger高级培训.docx

1、HFSS SoD in Desinger高级培训HFSS SoD in Desinger高级培训无键合丝BGA封装本次培训内容为如何使用HFSS SoD创建、仿真和分析一个无键合丝BGA封装中的信号网络。培训目的：演示如何使用HFSS SoD处理一个真实模型并进行分析理解如何切分模型演示在BGA封装上设置集总缝隙端口（lumped gap port）的正确方式1、导入ANF文件a)设置默认版图单位：i.选择菜单项ToolsOptionsGeneral Optionsii.选择Default Units页面iii.改变Length为umiv.点击OK按钮b)导入ANF文件：i.选择菜单项File

2、Openii.选择文件类型为Ansoft Neutral file (v4) (*.anf)iii.选择si_training_links.anfiv.点击Open按钮v.选择EM Design作为导入类型vi.点击OK2、检查Layout版图a)在项目管理树下打开si_training_links项目和设计b)双击si_training_links设计，在右面的Layout版图界面中按CTL+D键显示出完整的封装版图c)LayoutSketch Mode使用交叉阴影线填充金属层d)EM Design3D Viewer显示三维视图：旋转（Alt+drag）、平移（Shift+Drag）、放大（

3、Shift+Alt+Drag）e)EM DesignLayout Editor返回二维版图界面3、添加BGA焊球a)添加空气层和地层，设置BGA焊球高度i.LayoutLayers打开Edit Layers窗口，选择Stackup页面ii.右键点击最底层，选择Insert Dielectric Layer Belowiii.对于新的介质层，将层名和材料更改为Air，厚度设置成焊球高度590umiv.右键点击新添加的Air层，选择Insert Ground Layer Below添加地层v.点击Apply and Closeb)ToolEdit Configured LibrariesPadst

4、acks打开Padstack编辑窗口c)编辑BGAPAD padstackd)使用下列参数设置Solderball模型i.Shape：Cylinderii.Diameter：531umiii.Material：Solderiv.Connection：Below PadStack4、切分设计（包含被分析网络和相应的参考网络）a)LayoutCutout Subdesign，在DATA、DATAB和VTERM网络的Include列处打勾b)不要在Create the cutout as a sub-design within the parent design处打勾c)点击OK后会在左侧项目管理树

5、下出现新设计si_training_links_cutout 5、设置HFSS空气盒子a)EM Design3D View观察三维视图b)EM DesignHFSS Extents进行如下设置：Type：Bounding Box在Honor primitives on dielectric layers和Truncate model at ground layers前打勾Horizontal：0.4Vertical：0.2c)点击OK扩展因子可以使用如上所用的相对值，也可以使用绝对值（如输入500um）。6、在焊球上创建激励端口a)创建集总缝隙端口i.EM DesignLayout Edito

6、r将三维视图转回到二维版图模式ii.Layoutlayers的Layers页面上选择BASE层作为当前激活层（列），关掉其它层显示（列）iii.按住CtrL键，点选DATA和DATAB上使用BGAPAD padstack的过孔/焊盘，或者：1.点击LayoutList2.对Description列进行排序，选择Via_7和Via_103.点击Doneiv.DrawToggle Pin/Via将过孔转换成Pinv.打开所有层显示在Desinger的其他设计环境中（如Circuit和System设计），Pin只是一个提供外部连接的简单过孔。在EM设计中，Pin总会被赋予端口。7、配置焊球激励端口a

7、)对于HFSS SoD仿真，Pin基于其内容和端口类型属性生成端口外形。在三维视图里，端口被填充并且可被看见。i.在二维版图界面中，点击EM Design3D Viewer菜单ii.旋转（Alt+drag）、平移（Shift+Drag）、放大（Shift+Alt+Drag）焊球区域b)默认情况下，Pin端口自动生成圆形、同轴缝隙端口外形。可在属性窗口中调整这些端口大小：i.在三维视图界面中选择2个信号焊球ii.在属性窗口中选择EM Design页面iii.在HFSS设置下，设置Radial Extent Factor为0.58、在微带线上创建激励端口a)创建集总缝隙端口i.返回二维版图界面ii

8、.在层叠设计窗口中确定所有层都是可选的（列）iii.平移、放大微带线的键合端iv.EditSelect Edges选择DATA走线端（底部走线）得边沿v.DrawPortCreate Edge Port创建边沿端口vi.重复上两步操作，在DATAB走线端（顶部走线）创建边沿端口vii.同时选中这两个边沿端口viii.在属性窗口的EM Design页面上，设置HFSS Type为Gapix.在三维视图中检查缝隙端口外形9、将中间金属VTERM走线与PLANE1（下层）短路a)在封装走线的键合端，将中间VTERM走线与下面的PLANE1层通过一个过孔相连i.DrawVia在中间走线的键合端添加一个

9、新过孔。光标会自动捕捉到端点并变成方形ii.在新过孔的Footprint属性页面上进行如下设置1.Start Layer：TOP_COND2.Stop Layer：PLANE13.HoleDiameter：50um 10、分析设置a)创建分析项i.选择菜单项EM DesignSolution SetupAdd HFSS Setupii.在HFSS Setup窗口中：1.点击General页：Solution Frequency：25GHzMaximum Number of Passes：20Maximum Delta S per Pass：0.02在Save current for last

10、adaptive前打勾2.点击Solver页Order of Basis Function：Zero Order3.点击OK后在左侧的项目管理树的Analysis项下出现HFSS Setup 1子项b)添加扫频设置i.在完成分析项设置后，一个扫频设置窗体会自动弹出。也可使用EM DesignSolution SetupAdd Frequency Sweep添加新的扫频设置窗体。ii.扫频窗体设置：1.Sweep Type：InterpolatingRelative Error for S：0.5%2.Frequency Setup Type：Linear Count Start：0GHz St

11、op：50GHz Count: 10013.点击Update4.点击OK后在左侧的项目管理树的AnalysisHFSS Setup 1项下出现Sweep 1子项11、保存项目a)FileSave Asb)在Save As窗口中键入文件名：bga_without_diec)点击Save按钮12、检查模型a)EM DesignValidation Checkb)点击Close按钮可在Message Manager窗口中查看所有报错和警告信息在每次分析开始时会自动进行模型检查13、分析a)点选菜单EM DesignAnalyze开始求解14、求解数据a)点选菜单EM DesignResultsVie

12、w Profile查看求解数据i.点击Profile页查看CPU时间、网格数能求解过程信息ii.点击Convergence页查看求解的收敛过程iii.点击Matrix Data页实时查看求解结果15、显示S参数曲线a)EM DesignCreate Standard ReportRectangular Plotb)在弹出的显示设置窗口中做如下选择：i.Solution：HFSS Setup 1：Sweep 1ii.Domain：Sweepiii.Category：S Parameteriv.Quantity：S(Via_7,Via_7)，S(Via_7,Via_10)，.v.Function：

13、dBvi.点击New Report和Close按钮16、显示网格和表面电流a)显示表面网格i.在左侧的项目管理树下右键点击AnalysisHFSS Setup 1，选择3D Mesh Overlay在三维视图中显示出最终网格。ii.在三维视图中右键可以设置Z方向拉伸和透明度b)显示表面电流i.在左侧项目管理树的Field Overlays项上右键，选择Add Current DisplayLast Adaptiveii.可双击颜色梯度柱重新定义梯度范围iii.可通过EM DesignPort Excitations更改激励幅度和相位带键合丝BGA封装本次培训内容为如何使用Designer Li

14、nks框架，处理键合丝和在HFSS SoD中配置激励端口。培训目的：了解Designer Links模块，特别是ADPLinks功能编辑和设置键合丝演示正确的激励端口设置，确保信号回流路径完整1、Designer Linksa)“Designer Links”模块提供了一个框架功能，通过不同的接口插件，将外部数据源和Designer版图环境紧密结合起来。在本次培训中，我们使用针对Cadence SPB软件的接口插件APDLinks。b)确保APDLinks插件已被激活：i.选择菜单项ToolsDesigner Linksii.选择Config页面iii.点击Add Link，选择Designe

15、r安装路径下的apdlinks.dll激活一个接口插件只需要一次。一旦激活后，此插件会在Designer Links中永久处于使能状态。c)一旦接口插件被激活，就会自动出现在Designer Links界面。每一个接口插件拥有多项操作。Cadence APD/Allegro Link插件提供了Import、Servers、Options和Bondwires操作。2、Cadence APD Link插件操作a)Import：直接导入外部静态数据源i.*.mcm，*.sip和*.brd文件的导入需要在本机上有安装Cadence SPB软件。特别是Cadence安装路径下的extracta.exe必

16、须在本机上可执行。ii.*.anx是在Cadence SPB环境下导出的静态数据源。这种方式可以避免在本机上安装Cadence软件。b)Servers：为与Cadence数据源动态交互设置端口iii.Designer可以与正在使用的Cadence软件进行动态交互，通过IPC协议。在Servers窗口中可以设置多个客户端和对应端口。c)Options：配置导入设置iv.Purge conflicting net geometry：导入时删除重叠的金属走线或过孔v.Configure components：配置端口，为表贴器件创建本地参考vi.Post-import：配置一个脚本执行以后的设计导入

17、vii.Naming conventions：指定导入管脚的命名规则d)Bondwires：配置、预览可用的键合丝定义i.Cadence的键合丝文件可以被导入，并在Designer的版图界面中使用。Designer的系统库和Cadence的安装路径$CDSROOT/share/pcb/text/tech下的键合丝文件会被自动导入。ii.对键合丝文件会使用Cadence XML键合文件语法进行检查。3、导入ANX文件a)打开Designer Linksi.在Cadence APD/Allegro行，选择ActionImportii.文件浏览窗口中，选择打开的文件类型为APDLinks Extra

18、cted (*.anx)iii.打开bga_wb_final_training.anx文件iv.点击Openb)在APDLinks窗口中进行设置i.Set Action页面用来选择导入目标。可以创建一个新设计或者直接导入。选择顶层项目和Create new design in selected选项。ii.Nets页面用来选择需要导入的网络和端口创建位置。选择全部网络。iii.Options页面用来设置导入设置iv.点击OK。4、培训封装案例介绍导入的是一个单核键合BGA封装。对于本例，我们将会提取11位地址线中的2位。这些信号主要是表层走线，位于封装右面。 地址总线的参考为VCC和GND，假设

19、在我们感兴趣的频段内有很好的去耦，在封装内，在VCC和GND层间的芯板层上最大化的使用了去耦电容。 地址总线的左端散布着VCC和GND，右端最近的VCC在封装的右上角，最近的GND分布在封装的右上角和中心位置。提取高频模型时，保留参考结构和终端位置非常重要，关系到是否能够尽可能准确的捕捉到信号回流。在本例中，我们会保留最近的VCC和GND终端，同时必须认识到，我们已经通过切割芯板结构改变了GND和VCC间的电容。5、配置键合丝a)键合丝作为APDBondwire元素被导入。Cadence APD中的每个键合丝组在导入过程中被分割成单独的用户层。b)配置键合丝i.设置层可见和可选a.Layout

20、Layers打开层叠结构编辑窗口b.点选TOP_BONDFINGER层对应的列处，设置当前层c.点击 列，关闭其余层的显示d.点击Apply and Closeii.配置TOP_BONDFINGER组（信号）a.EditSelect All选中TOP_BONDFINGER层上的全部键合丝b.点选属性窗口中的Footprint页面，做如下设置：Start Layer：2:TOP；键合丝起点层End Layer：TOP_COND；键合丝终点层Profile：J4_LH10；键合丝类型PathWidth：50um；键合丝的直径iii.配置TOP_VIA组（电源）a.LayoutLayers选择TOP

21、_VIA层为当前层，关闭其它层显示b.选中TOP_VIA层上的全部键合丝c.点选属性窗口中的Footprint页面，做如下设置：Start Layer：2:TOP；键合丝起点层End Layer：TOP_COND；键合丝终点层Profile：J4_LH5；键合丝类型PathWidth：50um；键合丝的直径6、配置焊球a)添加空气层和地层，设置BGA焊球高度i.LayoutLayers打开Edit Layers窗口，显示所有键合丝组和所有层ii.选择Stackup页面，右键点击最底层，选择Insert Dielectric Layer Belowiii.对于新的介质层，将层名和材料更改为Air

22、，厚度设置成焊球高度25miliv.右键点击新添加的Air层，选择Insert Ground Layer Below添加地层v.点击Apply and Closeb)在左侧项目管理树下，展开DefinitionsPadStacksc)双击BGAPAD，打开Padstack编辑窗口d)进行如下设置：Shape：SperiodDiameter：12.5milMid diameter：25milMaterial：solderConnection：Below padstack7、配置频变材料a)在左侧项目管理树下，展开DefinitionsMaterialsb)双击FR-4，打开材料编辑窗口c)点击S

23、et Frequency Dependency按钮，打开频变材料特性设置选项d)选择Djordjevic-Sarkar Model Input，并做如下设置：Frequency（GHz）：1Relative Permittivity：4.5Loss Tangent：0.035Conductivity at DC：1e-128、切分设计（包含被分析网络和相应的参考网络）a)LayoutCutout Subdesign，使用Net name filter，在*A_1_、*A_7_网络的Include列处打勾b)在、VCC、GND、DIESTACK1:D1.176.GND、DIESTACK1:D1.

24、182.GND、DIESTACK:D1.172.VCC、DIESTACK:D1.183.VCC网络的clip at extents列出打勾（使用Net name filter）c)不要在Create the cutout as a sub-design within the parent design处打勾d)点击Auto Generate Extent按钮，在弹出窗口中做如下设置：Data source：non-clipped netsExpansion：265milCorner style：RoundExpansion increments：1e)点击OK关闭Auto Generate E

25、xtent窗口f)在Cutout Subdesign窗口中点击OK，会在左侧项目管理树下出现新设计bga_wb_final_training_cutout注意要进入3D界面检查一下新设计，保证键合丝的起点和终点层没有错误。本版本中需要手动将新设计中键合丝（TOP_BONDFINGER信号组和TOP_VIA电源组）的起点层更改为10:TOP。g)为了最小化求解时间，进一步简化设计，删除除了最靠近信号的VCC和GND键合丝和Diepad。i.在Layout页面中，只显示TOP_BONDFINGER和TOP_VIA层。ii.在版图界面中手动选中除最靠近信号的上下两对电源/地键合丝外的所有键合丝iii

26、.EditDelete删除所有选中的键合丝h)删除Core上除最近的GND以外的其它所有GND焊球i.在Layout页面中，选择Bottom为当前层，并关闭其它所有层显示ii.在版图界面中手动选中除最靠近信号的焊球外的所有焊球Padsiii.EditDelete删除所有选中的焊球附录：使用Network Data Explorer查看求解结果对于多端口S参数，Network Data Explorer提供了动态、高效的处理功能在左侧的项目管理树下，右键点击AnalsysHFSS Setup 1Sweep 1项，选择ResultsNetwork Data Explorer设置显示格式为db/Phase(deg)在Select all前打勾选择PlotND Explorer的功能为： 可视化矩阵数据、统计数据和频率数据 轻松对比多个数据源 轻松处理过滤、降阶、差分等情况