数字电路实验指导书汇总.docx

1、数字电路实验指导书汇总TPE-D型系列数字电路实验箱数字逻辑电路实验指导书实验二 组合逻辑电路（半加器、全加器及逻辑运算）实验三 时序电路测试及研究实验一门电路逻辑功能及测试、实验目的1、熟悉门电路逻辑功能。2、熟悉数字电路实验箱及示波器使用方法。、实验仪器及器件1、双踪示波器；2、实验用元器件74LS00 二输入端四与非门 2 片74LS20 四输入端双与非门 1 片74LS86 二输入端四异或门 1 片74LS04 六反相器 1 片三、 预习要求1、复习门电路工作原理及相应逻辑表达式。2、熟悉所用集成电路的引线位置及各引线用途。3、了解双踪示波器使用方法。），输出端接实验箱上方的 LED四

2、、 实验内容实验前检查实验箱电源是否正常。然后选 择实验用的集成电路，按自己设计的实验接线图 接好连线，特别注意Vcc及地线不能接错 （Vcc=+5v，地线实验箱上备有）。线接好后经实验 指导教师检查无误可通电实验。实验中改动接线 须先断开电源，接好后在通电实验。1 、测试门电路逻辑功能线，输入端接S1S4（实验箱左下角的逻辑电平开关的输出插口选用双四输入与非门 74LS20 一只，插入 面包板（注意集成电路应摆正放平） ，按图1.1接电平指示二极管输入插口 D1D8中的任意一个。 将电平开关按表1.1置位，分别测出输出逻辑状态值及电压值填表。输入输出1234Y电压（V）HHHHLHHHLLH

3、HLLLHLLLL表1.12、异或门逻辑功能测试 选二输入四异或门电路 74LS86,按图1.5接线，输入端1、2、4、5接电平开关输出插口，输出端 A、B Y接电平显示发光二极管。 将电平开关按表1.2的状态转换，将结果填入表中。表1.2输入输出ABCDL LL LH LL LH HL LH HH LH HH HL HL H3、逻辑电路的逻辑关系1.4接线，将输入输出逻辑关系 用74LS00双输入四与非门电路，按图 1.3、图分别填入表1.2，表1.3中。 写出两个电路的逻辑表达式。4、逻辑门传输延迟时间的测量用六反相器（非门）按图 1.5接线，输入80KHZ连续脉冲（实验箱脉冲源）， 用双

4、踪示波器测输入、输出相位差。计算每个门的平均传输延迟时间的 tpd值注：表中“1”表示为高电位，“0”表示低电位。jn输出5、利用与非门控制输出用一片74LS00按图1.6接线。S接任一电平开关，用示波器观察 S对输出脉冲的控制作用。6、用与非门组成其它门电路并测试验证。组成或非门：用一片二输入端四与非门组成或非门Y -A B -AB组成异或门：1将异或门表达式转化为与非门表达式;2画出逻辑电路图；3测试并填表1.6。五、实验报告1、 按各步骤要求画出逻辑图。2、 回答问题：怎样判断门电路逻辑功能是否正常 与非门一个输入接连续脉冲，其余端什么状态允许脉冲通过？什么状态时禁止 脉冲通过？ 异或门

5、又称可控反相门，为什么?实验二 组合逻辑电路（半加器、全加器及逻辑运算）、实验目的1、 掌握组合逻辑电路的功能测试。2、 验证半加器全加器的逻辑功能。3、 学会二进制的运算规律。二、实验仪器及器件 1、元器件：74LS00二输入端四与非门 3片74LS86二输入端四异或门1片74LS54四组输入与或非们1片三、 预习要求1、 预习组合逻辑电路的分析方法；2、 预习用与非门和异或门构成的半加器、全加器的工作原理;3、 预习二进制数的运算。四、 实验内容1、组合逻辑电路功能测试 用2片74LS00组成图2.1所示逻辑电路。为了便于接线和检查，按图中注明的 芯片编号及引脚对应的标号接线。 图中A、B

6、、C接电平开关，Y1、Y2接发光管电平显示。 按表2.1要求，改变A B C的状态填表并写出Y1、Y2的逻辑表达式。比较逻辑表达式运算结果与实验是否一致。表 2.1输入1输出AB图 cY1Y20001111000111001011100102、测试用异或门（74LS86）和与非门组成的半加器的逻辑功能根据半加器的逻辑表达式可知，半加器 Y是A B的异或，而进位Z是A B相与,故半加器可用一个集成异或门和二个与非门组成如图 2.2。 在实验箱上用异或门和与非门接成以上电路。A、B接电平开关S、Y Z接电平显示。按表2.2要求改变A、B状态，将实验结果填表。表2.2输入端A0101B0011输出端

7、YZ3、测试全加器的逻辑功能。 写出图2.3电路的逻辑表达式； 根据逻辑表达式列出真值表； 根据真值表画出函数 Si、Ci的卡诺图。Y 二 Z = X1 = X2 =0 00 11 11 00 00 11 11 0Si = Ci =填写表2.3各点状态。表2.3AiBC-1YZX1X2X3SC000010100110001011101111 按照原理图选择与非门，接线进行测试。将结果记录在表 2.4中，并与表2.3数据进行比较，看逻辑功能是否一致。4、测试用异或、与或和非门组成的全加器的逻辑功能全加器可以用两个半加器和两个与门一个或门组成在实验中，常用一块双异或门、一个与或 非门和一个与非门实

8、现。画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出逻辑表达式。 找出用异或门、与或非门和与门器件按自己画出的图接线。 接线时注意与或非门中不用的与门输入端接地。 当输入端Ai、Bi、Ci-1为下列情况时，用万用表测量 Si和Ci的电位并将其转换为逻辑状态填入下表。表2.4AiBiC-1CS000010100110001011101111表2.5输入端被加数A00001111加数Bi00110011低位来的进位C-101010101输出端和数S向咼位进位C+1五、实验报告1、 整理实验数据、图表并对实验结果进行分析讨论。2、 总结组合逻辑电路的分析。实验三时序电路测试及研究、实验目的1

9、、 掌握常用时序电路分析，设计及测试方法。2、 训练独立进行实验的技能。、实验仪器及材料1、 双踪示波器2、 实验用元器件74IS73双J-K触发器2片74LS175四D触发器1片74LS10三输入端三与非门1片74LS00二输入端四与非门1片三、实验内容1、异步二进制计数器(1)按图5.1接线。(2)由CP端输入单脉冲，测试并记录 Q1Q4状态及波形(可调连续脉冲)。(3)试将异步二进制加法计数改为减法计数，参考加法计数器，要求实验并记录。2、异步二一十进制加法计数器(1)按图5.2接线。Q、CB Q、CD 4个输出端分别接发光二极管显示， CP端接连续脉冲或单脉冲。(2)在CP端接连续脉冲

10、，观察 CR CA CB Q、CD的波形。(3)画出CR CA CB CC、CD的波形。图5. 2异步二一十进制加法计数黠3、自循环移位寄存器一一环形计数器(1)按图5.3接线构成环形计数器，将 A B、C、D置为1000，用单脉冲计数，记 录各触发器状态。总结关于改为连续脉冲计数，并将其中一个状态为“ 0”的触发器置为“1” (模拟干扰信号作 用的结果)，观察计数器能否正常工作。分析原因。(2)按5.4接线，与非门用74LS10三输入端三与非门重复上述实验， 对比试验结果,启动机会。五、实验报告1、 画出实验内容要求的波形及记录表格。2、 总结计数器电路特点。实验四集成计数器及寄存器、实验目

11、的1、 熟悉集成计数器逻辑功能和各控制端作用。2、 掌握计数器使用方法。、实验仪器及材料1、 双踪示波器2、 器件74LS9074LS00十进制计数器 2 片二输入端四与非门 1 片三、实验内容及步骤1、集成计数器74LS90功能测试。 74LS90是二-五-十进制异步计数器。逻辑简图如图6.1所示。74LS90 具有下述功能：1直接置 0 (R)(1) )Ro (2)=1 ), 直接置 9 (S9(1) S 9(2)=1 );2二进制计数(CP输入CA输出)；3五进制计数(CH输入GDCCCB输 出);按芯片引脚图分别测试上述功能，并填入表 6.1、表6.2、表6.3中。图6.2十进制计数器

12、表6.1 功能表R0 R o(2) R o(3) R o(4)输出QDQCQbCAH H L XH H X LX X H HX L X LL X L XL X X LX L L X表6.2 二一五混合进制计数输出QAQDQCQB0123456789表6.3 十进制计数输出QAQDQCQB01234567892、计数器级连分别用2片74LS90计数器连成二-五混合进制、十进制计数器。画出连线电路图。按图接线，并将输出端接到数码显示器的相应输入端，用单脉冲作为输入脉冲 验证设计是否正确。画出四位十进制计数器连线图并总结多级计数级连规律。图M异步3、任意进制计数器设计方法采用脉冲反馈法（称复位法或置位法），可用 74LS90组成任意模（M计数器。 6.3是用74LS90实现模7计数器的两种方案，图（A）采用复位法，即计数计到 清0，图（B）采用置位法，即计数计到 M-1异步置0。图7.3 74LS90实现七进制计数方法当实现十以上进制的计数器时可将多片级连使用。图7.4 是45进制计数的一种方案，输出为 8421 BCD码。（1） 按图6.4接线，并将输出接到显示器上验证。（2） 设计一个六十进制计数器并接线验证。（3） 记录上述实验各级的同步波形。四、实验报告1、 整理实验内容和各实验数据。2、 画出实验内容1、2所要求的电路图及波形图。3、 总结计数器使用特点。