eda实验指导书电信word资料18页Word文件下载.docx

1、1、实验原理图：建立一个4-bit 计数器图形设计文件（如图1.1示）；图 1.1 图形设计例图对上述计数器进行功能和时间仿真，验证其功能并测试其最高工作频率。利用向导创建一个新器件（6位全加器：使能、流水线等参数自行设定）。2、实验步骤：新建一个文件夹，一般在F盘里。打开QuartusII软件，选择File/New,在弹出的窗口中选Device Design Files选项卡，再选择Block Diagram/Schematic 选项，单击OK后打开图形编辑窗口。选择File/Save As命令，保存文件在已经创建的文件夹里。当出现询问是否创建工程的窗口，应当单击是进入创建工程流程，否则要重

2、新创建工程把文件添加进去。打开工程中的原理图文件，在原理图编辑窗口的任何一个位置右击，将出现快捷菜单，选择Insert /Symbol命令，出现元件输入对话框，选择相应的器件，并连接好电路，然后分别在input和output 的PIN NAME上双击使其变黑色，再分别输入引脚名。选择Processing/Start Compilation命令，进行全程编译。打开波形编辑器，选择File/New，在New中选择Other Files中的 Vector Waveform File 选项，单击OK，出现空白的波形编译窗口选择File/Save As命令，存盘。文件名一定要与原理图文件名一致。然后添加

3、相应的端口信号节点到波形编辑器中，设置合理的输入信号。选择Processing/Start Simulation，进行波形仿真。选择Processing/Classic Timing Analyzer Tool测试最高工作频率。选择Tools/MegaWizard Plug-In Manager,根据向导提示创建一个位全加器。、实验结果记录：打印出实验原理图与仿真波形图，写出最高工作频率，打印出利用向导创建的新器件的图形，完成实验报告四、实验研究与思考1、延迟时间分析、最高工作频率分析等时间分析有何重要性？ 2、流水线的作用是什么？对那些性能有影响？2、功能仿真、验证起到什么作用？实验二 VH

4、DL软件设计2、掌握EDA开发工具的VHDL设计方法。3、掌握硬件描述语言设计的编译与验证方法。二、实验仪器PC机一台QuartusII软件1、24进制加法计数器的程序：LIBRARY Ieee;USE ieee.std_logic_1164.ALL;USE ieee.std_logic_unsigned.ALL;ENTITY count24 ISPORT（en,clk: IN STD_LOGIC; qa: out STD_LOGIC_VECTOR（3 DOWNTO 0）; -个位数计数 qb: out STD_LOGIC_VECTOR（1 DOWNTO 0）; -十位数计数END count

5、24;ARCHITECTURE a1 OF count24 ISBEGINprocess（clk）variable tma: STD_LOGIC_VECTOR（3 DOWNTO 0）;variable tmb: STD_LOGIC_VECTOR（1 DOWNTO 0）;begin if clkevent and clk=1 then if en= if tma=1001 then tma:=0000;tmb:=tmb+1; Elsif tmb=10 and tma=0011 tmb:00 else tma:=tma+1; end if; qa=tma; qb BT = 00000001 ; A

6、 NULL ; END CASE ; END PROCESS P1;P2：PROCESS（CLK） -计数器 IF CLKEVENT AND CLK = THEN CNT8 SG 0000110 WHEN 2 =1011011 WHEN 3 =1001111 WHEN 4 =1100110 WHEN 5 =1101101 WHEN 6 =1111101 WHEN 7 =0000111 WHEN 8 =1111111 WHEN 9 =1101111 WHEN 10 =1110111 WHEN 11 =1111100 WHEN 12 =0111001 WHEN 13 =1011110 WHEN 1

7、4 =1111001 WHEN 15 =1110001 END PROCESS P3;例6.1是扫描显示的示例程序，其中clk是扫描时钟；SG为7段控制信号，由高位至低位分别接g、f、e、d、c、b、a 7个段；BT是位选控制信号，接图5-20中的8个选通信号：k1、k2、k8 。程序中CNT8是一个3位计数器，作扫描计数信号，由进程P2生成；进程P3是7段译码查表输出程序，与例5-18相同；进程P1是对8个数码管选通的扫描程序，例如当CNT8等于 时，K2对应的数码管被选通，同时，A被赋值3，再由进程P3译码输出，显示在数码管上即为“3”；当CNT8扫变时，将能在8个数码管上显示数据：135

8、79BDF 。1、字形编码的种类，即一个8段数码管可产生多少种字符，产生所有字符需多少根译码信号线？2、字符显示亮度和扫描频率的关系，且让人感觉不出光烁现象的最低扫描频率是多少？3、扫描显示和静态显示有什么差别？使用扫描显示有什么好处？-计数器及时序电路描述1、了解时序电路的经典设计方法（JK触发器和一般逻辑门组成的时序逻辑电路）。 2、了解同步计数器，异步计数器的使用方法。 3、了解同步计数器通过清零阻塞法和预显数法得到循环任意进制计数器的方法。 4、理解时序电路和同步计数器加译码电路的联系，设计任意编码计数器。 5、了解同步设计和异步设计的区别。1、用JK触发器设计异步四位二进制加法计数器

9、。8位LED数码管16进制显示扫描显示驱动电路设计，实验参考原理图如图7.1所示。其中，计数时钟频率CLK40Hz；四位JK触发器接成异步计数器；SEL0SEL2为扫描地址（控制八位数码管的扫描顺序和速度）；AG为显示译码输出，代表数码管的八个段位（a,b,c,d,e,f,g）；八位数码管同时顺序显示0F。图7.1 计数器设计参考原理图3.绘制原理图后进行仿真验证，最后下载到实验箱。1、说明在FPGA设计中，同步设计和异步设计的不同之处。2、图形设计和VHDL语言设计编程各有什么优点，混合编程时应注意些什么问题？3、应用状态机设计时序电路需要注意哪些问题？1、了解函数信号发生的方法。2、掌握L

10、PM_ROM的使用方法。3、了解DAC0832的工作原理和控制时序。4、掌握DAC0832的控制时序的VHDL设计实现方法。5、了解低通滤波电路的原理及其在信号发生中的应用。2、熟悉SignalTap II测试方法。计算机、QuartusII软件、EDA试验箱、示波器。1、在Quartus II上完成正弦信号发生器设计，包括仿真和资源利用情况了解（假设利用Cyclone器件）。最后在实验系统上实测。示例程序如例9.1，【例9.1】 正弦信号发生器顶层设计 -正弦信号发生器源文件ENTITY SINGT IS -信号源时钟 DOUT : OUT STD_LOGIC_VECTOR （7 DOWNT

11、O 0） ）; -8位波形数据输出ARCHITECTURE DACC OF SINGT ISCOMPONENT data_rom -调用波形数据存储器LPM_ROM文件：data_rom.vhd声明PORT（address : IN STD_LOGIC_VECTOR （5 DOWNTO 0） ; -6位地址信号 inclock : IN STD_LOGIC ; -地址锁存时钟 q :END COMPONENT; SIGNAL Q1 : STD_LOGIC_VECTOR （5 DOWNTO 0）; -设定内部节点作为地址计数器PROCESS（CLK ） -LPM_ROM地址发生器进程IF CLK THEN Q1=Q1+1; -Q1作为地址发生器计数器END IF;END PROCESS;u1 : data_