数电设计Word下载.docx

1、录一 课程设计任务书1二 电路设计原理工作原理2三 秒脉冲信号发生器3四 秒、分、时计时器电路设计4五 译码显示电路5六 校时电路6七 整点报时电路6八 课程设计原理图7九 参考文献8一、数字电子技术基础课程设计任务书1、 设计课题2、 设计目的1、熟悉巩固所学的理论知识与实践技能。2、学习掌握工程初步设计的基本技能。3、培养学生查阅技术资料的能力，培养学生综合运用所学理论知识和实践知识独立完成课题的工作能力。3、 设计内容（1）设计一个数字电子钟电路。要求：按24小时制直接显示“时”“分”“秒”。当电路发生走时误差时具有校时功能。具有整点报时功能，报时音响为4低1高，即在59分51秒、53秒

2、、55秒、57秒输出500Hz信号，在59分59秒时输出1000Hz信号，音响持续时间为1秒，最后一响结束时刻正好为整点。（2）画出各单元电路图、整机逻辑框图和逻辑电路图，写出设计报告。.二、电路设计原理工作原理数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉

3、冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。校时电路是来对“时、分、秒”显示数字进行校对调整。其数字电子钟系统框图如下:数 字 电 子 钟 系 统 框 图三、秒脉冲信号发生器秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。 振荡器: 通常用555定时器与RC构成的多谐振荡器，经过调整输出1000Hz脉冲

4、。 分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能扩展电路所需要的信号，选用三片74LS90进行级联，因为每片为1/10分频器，三片级联好获得1Hz标准秒脉冲。其电路图如下：秒 脉 冲 信 号 发 生 器四、秒、分、时计时器电路设计秒、分计数器为60进制计数器，小时计数器为24进制计数器。实现这两种模数的计数器采用中规模集成计数器74LS90构成。60进制计数器由74LS90构成的60进制计数器，将一片74LS90设计成10进制加法计数器，另一片设置6进制加法计数器。两片74LS90按反馈清零法串接而成。秒计数器的十位和个位，输出脉冲除用作自身清零外，同时还作为分计数器的

5、输入脉冲CP1。下图电路即可作为秒计数器，也可作为分计数器。 60 进 制 计 数 器24进制计数器由74LS90构成的二十进制计数器，将一片74LS90设计成4进制加法计数器，另一片设置2进制加法计数器。即个位计数状态为Qd Qc Qb Qa = 0100十位计数状态为Qd Qc Qb Qa = 0010时，要求计数器归零。通过把个位Qc、十位Qb相与后的信号送到个位、十位计数器的清零端，使计数器清零，从而构成24进制计数器。电路图如下:24 进 制 计 数 器五、译码显示电路译码电路的功能是将秒、分、时计数器的输出代码进行翻译，变成相应的数字。用与驱动LED七段数码管的译码器常用的有74L

6、S48。74LS48是BCD-7段译码器/驱动器，输出高电平有效，专用于驱动LED七段共阴极显示数码管。若将秒、分、时计数器的每位输出分别送到相应七段译吗管的输入端，便可以进行不同数字的显示。在译码管输出与数码管之间串联电阻R作为限流电阻。译码显示电路六、校时电路校时电路是数字钟不可缺少的部分，每当数字钟与实际时间不符时，需要根据标准时间进行校时。K1、K2分别是时校正、分校正开关。不校正时，K1、K2开关是闭和的。当校正时位时，需要把K1开关打开，然后用手拨动K3开关，来回拨动一次，就能使时位增加1，根据需要去拨动开关的次数，校正完毕后把K1开关闭上。校正分位时和校正时位的方法一样。其电路图如下:校 正 电 路七、整点报时电路仿广播电台整点报时电路设计,每当数字钟计时快到整点时发出响声,四低一高并且以最后一声高音结束的时刻为整点时刻。八、课程设计原理图九、参考资料 1.阎石 数字电子技术基础 高等教育出版社.2.余孟尝主编. 数字电子技术基础简明教程 高等教育出版社.