电子信息通信专业面试题文档格式.docx

1、 hold16、 时钟周期为T,触发器D1的建立时间最大为Tlmax，最小为Timin。组 合逻辑电路最大延迟为 T2max, 最小为 T2min 。问，触发器 D2 的建立时间 T3 和保 持时间应满足什么条件 . （华为）17、 给出某个一般时序电路的图，有 Tsetup,Tdelay,Tck-q,还有clock的delay, 写出决定最大时钟的因素，同时给出表达式。（威盛 VIA 2003.11.06 上海笔试试 题）18、 说说静态、动态时序模拟的优缺点。（威盛 VIA2003.11.06上海笔试试题）19、 一个四级的 Mux, 其中第二级信号为关键信号 如何改善 timing 。（

2、威盛 VIA2003.11.06 上海笔试试题）20、 给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问 给出输入, 使得输出依赖于关键路径。21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种 （区别，优点），全加器等等。22、卡诺图写出逻辑表达使。（威盛 VIA 2003.11.06 上海笔试试题）23、 化简 F（A,B,C,D= m（1,3,4,5,10,11,12,13,14,15的和。（威盛）24、 please show the CMOS inverter schmatic,layout and its cross sectionwith P-w

3、ell process.Plot its transfer curve （Vout-Vin And also explain the operation region of PMOS and NMOS for each segment of the transfer curve?（威盛笔试题 c ircuit design-beijing-03.11.09）25、 To design a CMOS invertor with balance rise and fall time,please define th e ration of channel width of PMOS and NMO

4、S and explain?26、 为什么一个标准的倒相器中 P 管的宽长比要比 N 管的宽长比大？（仕兰 微电子）27、 用 mos 管搭出一个二输入与非门。（扬智电子笔试）28、 please draw the transistor level schematic of a cmos 2 nput AND gate and expla in which input has faster resp onse for output rising edge.（less delay time 。（威盛笔试题 circuit design-beijing-03.11.09）29、 画出 NOT,NA

5、ND,NOR 的符号，真值表，还有 transistor level 的电路。 （ Infineon 笔试）30、 画出 CMOS 的图，画出 tow-to-one mux gateo （威盛 VIA 2003.11.06 上海 笔试试题）31、 用一个二选一 mux和一个inv实现异或。（飞利浦大唐笔试）32、 画出Y=A*B+C的cmos电路图。（科广试题）33、 用逻辑们和emos电路实现ab+cd。34、 画出 CMOS 电路的晶体管级电路图，实现 Y=A*B+C（D+E 。（仕兰微电 子）35、 利用 4选 1实现 F（x,y,z=xz+yz 。36、 给一个表达式 f=xxxx+x

6、xxx+xxxxx+xxxx 用最少数量的与非门实现（实际 上就是化简） .37、 给出一个简单的由多个 NOT,NAND,NOR 组成的原理图，根据输入波形 画出各点波形。（ Infineon 笔试）38、 为了实现逻辑（ A XOR B ） OR （C AND D ），请选用以下逻辑中的一 种，并说明为什么？ 1） INV 2） AND 3） OR 4） NAND 5） NOR 6） XOR 答案： NAND （未知）39、 用与非门等设计全加法器。（华为）40、 给出两个门电路让你分析异同。41、 用简单电路实现，当 A 为输入时，输出 B 波形为, （仕兰微电子）42、 A,B,C,D

7、,E 进行投票，多数服从少数，输出是 F （也就是如果 A,B,C,D,E 中 1 的个数比 0 多，那么 F 输出为 1，否则 F 为 0），用与非门实现，输入数目没 有限制。43、 用波形表示 D 触发器的功能。44、 用传输门和倒向器搭一个边沿触发器。45、 用逻辑们画出 D 触发器。46、 画出 DFF 的结构图 , 用 verilog 实现之。47、画出一种 CMOS 的 D 锁存器的电路图和版图。48、D 触发器和 D 锁存器的区别。（新太硬件面试）49、简述 latch 和 filp-flop 的异同。50、 LATCH 和 DFF 的概念和区别。51、 latch 与 regi

8、ster 的区别, 为什么现在多用 register. 行为级描述中 latch 如何 产生的 . （南山之桥）52、用 D 触发器做个二分颦的电路 . 又问什么是状态图。53、请画出用 D 触发器实现 2 倍分频的逻辑电路？（汉王笔试）54、怎样用 D 触发器、与或非门组成二分频电路？（东信笔试）55、 How many flip-flop circuits are needed to divide by 16? （Intel 16分频？56、用 filp-flop 和 logic-gate 设计一个 1位加法器，输入 carryin 和 current- stage，输出 carryout

9、 和 next-stage.（未知）57、用 D 触发器做个 4 进制的计数。58、 实现 N 位 Johnson Counter,N=5 （南山之桥）59、 用你熟悉的设计方式设计一个可预置初值的 7进制循环计数器， 15进制 的呢？60、 数字电路设计当然必问 Verilog/VHDL ，如设计计数器。61、 BLOCKING NONBLOCKING 赋值的区别。（南山之桥）62、 写异步D触发器的verilog module。module dff8（clk , reset, d, q;input elk;input reset;input 7:0 d;output 7:0 q;reg 7

10、:always （posedge elk or posedge resetif（resetq = 0;else= d;汉王笔试）endmodule63、用 D 触发器实现 2 倍分频的 Verilog 描述？module divide2（ elk , elk_o, reset;input elk , reset;output elk_o;wire in;reg out ;always （ posedge elk or posedge resetif （ resetout = in;assign in = out;assign clk_o = out;64、可编程逻辑器件在现代电子设计中越来越重

11、要，请问： a 你所知道的可编程逻辑器件有哪些？ b 试用 VHDL 或 VERILOG 、ABLE 描述 8 位 D 触发器逻 辑。PAL ，PLD ，CPLD ，FPGA 。input d;output q;reg q;65、请用 HDL 描述四位的全加法器、 5 分频电路。66、用 VERILOG 或 VHDL 写一段代码，实现 10 进制计数器。67、用 VERILOG 或 VHDL 写一段代码，实现消除一个 glitch 。68、一个状态机的题目用 verilog 实现（不过这个状态机画的实在比较差，很 容易误解的） 。69、描述一个交通信号灯的设计。70、画状态机，接受 1，2，5

12、分钱的卖报机，每份报纸 5 分钱。（扬智电子笔 试）71、设计一个自动售货机系统，卖 soda 水的，只能投进三种硬币，要正确的 找回钱数。（ 1）画出 fsm （有限状态机）；（ 2）用 verilog 编程，语法要符合 fpga 设计的要求。72、设计一个自动饮料售卖机，饮料 10分钱，硬币有 5分和 10分两种，并考 虑找零：（ 2）用 verilog 编程，语法要符合 fpga 设计的要求；（ 3）设计工程中可使用的工具及设计大致过程。73、画出可以检测 10010串的状态图 , 并 verilog 实现之。74、用 FSM 实现 101101 的序列检测模块。a为输入端，b为输出端，

13、如果a连续输入为1101则b输出为1,否则为0。 例如 a ： 0001100110110100100110b ： 0000000000100100000000请画出 state machine 请用 RTL 描述其 state machine （未知）75、 用 verilog/vddl 检测 stream 中的特定字符串（分状态用状态机写）。（飞 利浦大唐笔试）76、 用 verilog/vhdl 写一个 fifo 控制器 （包括空，满，半满信号 。（飞利浦大 唐笔试）77、 现有一用户需要一种集成电路产品，要求该产品能够实现如下功能：y=lnx,其中，x为4位二进制整数输入信号。y为二进

14、制小数输出，要求保留两位 小数。电源电压为35v假设公司接到该项目后，交由你来负责该产品的设计，试 讨论该产品的设计全程。78、 sram，falsh memory，及 dram 的区别？79、 给出单管 DRAM 的原理图 （西电版数字电子技术基础作者杨颂华、冯 毛官205页图9- 14b，问你有什么办法提高refresh time,总共有5个问题，记不 起来了。（降低温度，增大电容存储容量）（ Infineon 笔试）80、 Please draw schematic of a common SRAM cell with 6 transistors,point out which no d

15、es can store data and which node is word line con trol?81、 名词 :sram,ssram,sdram名词 IRQ,BIOS,USB,VHDL,SDRIRQ: Interrupt ReQuestBIOS: Basic input Output SystemUSB: Universal Serial BusVHDL: VHIC Hardware Description LanguageSDR: Single Data Rate压控振荡器的英文缩写 （VCO 。动态随机存储器的英文缩写 （DRAM 。名词解释，无聊的外文缩写罢了，比如 PCI

16、 、ECC 、DDR 、interrupt 、 pipeline IRQ,BIOS,USB,VHDL,VLSI VCO（压控振荡器 RAM （动态随机存储器,FIR IIR DFT（离 散傅立叶变换 或者是中文的，比如：a.量化误差b.直方图c.白平衡IC 设计基础（流程、工艺、版图、器件）1、 我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些 与集成电路相关的内容（如讲清楚模拟、数字、双极型、 CMOS 、MCU 、 RISC 、CISC 、DSP 、ASIC 、FPGA 等的概念）。（仕兰微面试题目）2、 FPGA 和 ASIC 的概念，他们的区别。答案： FPGA 是可编

17、程 ASIC 。ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造 的。根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半 定制集成电路。与门 阵列等其它 ASIC（Application Specific IC 相比，它们又具有设 计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以 及可实时在线检验等优点3、什么叫做 OTP 片、掩膜片，两者的区别何在？4、你知道的集成电路设计的表达方式有哪几种？5、描述你对集成电路设计流程的认识。6、简述 FPGA 等可编程逻辑器件设计流程。7、 IC设计前端到后端的流程和eda工具。8、 从R

18、TL synthesis到tape out之间的设计flow,并列出其中各步使用的tool.9、 Asic 的 design flow。10、 写出 asic 前期设计的流程和相应的工具。11、 集成电路前段设计流程，写出相关的工具。先介绍下 IC 开发流程：1.）代码输入（design input用 vhdl 或者是 verilog 语言来完成器件的功能描述，生成 hdl 代码语言输入工具：SUMMIT VISUALHDL MENTOR RENIOR图形输入 : composer（cadence; viewlogic （viewdraw2.）电路仿真（ circuit simulation将

19、 vhd 代码进行先前逻辑仿真，验证功能描述是否正确数字电路仿真工具：Verolog ： CADENCE Verolig-XLSYNOPSYS VCSMENTOR Modle-simVHDL : CADENCE NC-vhdlSYNOPSYS VSS模拟电路仿真工具：*ANTI HSpice pspice ， spectre micro microwave: eesoft : hp3.）逻辑综合（ synthesis tools逻辑综合工具可以将设计思想 vhd 代码转化成对应一定工艺手段的门级电路； 将初级仿真中所没有考虑的门沿（gates delay反标到生成的门级网表中,返回电路 仿真阶

20、段进行再 仿真。最终仿真结果生成的网表称为物理网表。12、 请简述一下设计后端的整个流程？13、 是否接触过自动布局布线？请说出一两种工具软件。自动布局布线需要哪 些基本元素？14、 描述你对集成电路工艺的认识。15、 列举几种集成电路典型工艺。工艺上常提到 0.25,0.18指的是什么？（仕 兰微面试题目）16、 请描述一下国内的工艺现状。17、 半导体工艺中，掺杂有哪几种方式？18、 描述 CMOS 电路中闩锁效应产生的过程及最后的结果？（仕兰微面试题目）19、解释 latch-up 现象和 Antenna effect 和其预防措施 . （未知）20、什么叫 Latchup? （科广试题

21、）21、什么叫窄沟效应 ?22、什么是 NMOS 、PMOS 、CMOS ？什么是增强型、耗尽型？什么是PNP 、NPN ？他们有什么差别？23、 硅栅COMS工艺中N阱中做的是P管还是N管，N阱的阱电位的连接有 什么要求？24、 画出 CMOS 晶体管的 CROSS-OVER 图（应该是纵剖面图），给出所有 可能的传输特性和转移特性。（ Infineon 笔试试题）25、 以in terver为例,写出N阱CMOS的process流程,并画出剖面图。（科广 试题）26、 Please explain how we describe the resistance in semiconducto

22、r. Compare th e resistance of a metal,poly and diffusion in tranditional CMOS process（. 威盛 笔试题 circuit design-beijing-03.11.09）27、 说明 mos 一半工作在什么区。（凹凸的题目和面试）28、 画 p-bulk 的 nmos 截面图。29、 写 schematic note（？）， 越多越好。30、 寄生效应在 ic 设计中怎样加以克服和利用。31、 太底层的 MOS 管物理特性感觉一般不大会作为笔试面试题，因为全是微 电子物理，公式推导太罗索，除非面试出题的是个老学

23、究。 IC 设计的话需要熟悉 的软件 : Cadence,Synops ys, Avan，t UNIX 当然也要大概会操作。32、unix命令cp -r, rm,uname）（扬智电子笔试）单片机、 MCU 、计算机原理1、简单描述一个单片机系统的主要组成模块，并说明各模块之间的数据流流 向和控制流流向。简述单片机应用系统的设计原则。2、 画出8031与2716 （2K*8ROM ）的连线图，要求采用三-八译码器，8031 的P2.5,P2.4和P2 .3参加译码，基本地址范围为 3000H-3FFFH。该2716有没有重 叠地址？根据是什么？若有，则写出每片 2716的重叠地址范围。（仕兰微

24、面试题 目）3、 用 8051设计一个带一个 8*16 键盘加驱动八个数码管（共阳）的原理图。 （仕兰微面试题目）4、 PCI 总线的含义是什么？ PCI 总线的主要特点是什么？ （仕兰微面试题 目）5、 中断的概念？简述中断的过程。6、 如单片机中断几个 /类型，编中断程序注意什么问题； （未知）7、要用一个开环脉冲调速系统来控制直流电动机的转速，程序由 8051完成。简单原理如下：由P3.4输出脉冲的占空比来控制转速，占空比越大，转速越快； 而占空比由 K7-K0 八个开关来设置，直接与 P1 口相连（开关拨到下方时为 0 ， 拨到上方时为 1 ，组成一个八位二进制数 N ），要求占空比为

25、 N/256。 （仕兰微 面试题目）下面程序用计数法来实现这一功能，请将空余部分添完整。MOV P1， #0FFHLOOP1 ：MOV R4 ，#0FFHMOV R3 ，#00HLOOP2 ：MOV A ，P1SUBB A ，R3JNZ SKP1SKP1：MOV C ，70HMOV P3.4 ，CACALL DELAY ：此延时子程序略AJMP LOOP18、单片机上电后没有运转，首先要检查什么？（东信笔试题）9、What is PC Chipset?芯片组（ Chipset ）是主板的核心组成部分，按照在主板上的排列位置的不 同，通常分为北桥芯片和南桥芯片。北桥芯片提供对 CPU 的类型和主

26、频、内存的 类型和最大容量 ISA/PCI/A GP 插槽、 ECC 纠错等支持。南桥芯片则提供对 KBC（键盘控制器）、 RTC （实时时钟控制器）、 USB （通用串行总线）、 Ultra DMA/33（66EIDE 数据传输方式和 ACPI （高级能源管理）等的支持。其中北桥芯片起着主导性的作用，也称为主桥（ Host Bridge）。除了最通用的南北桥结构外，目前芯片组正向更高级的加速集线架构发展，Intel 的 8xx 系列芯片组就是这类芯片组的代表，它将一些子系统如 IDE 接口、音 效、MODEM和USB直接接入主芯片，能够提供比PCI总线宽一倍的带宽，达到 了 266MB/s。10、 如果简历上还说做过 cpu 之类，就会问到诸如 cpu 如何工作，流水线之类 的问题。11、 计算机的基本组成部分及其各自的作用。12、 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接 口、控制接口、所存器 /缓冲器）。 （汉王笔试）13、 cache的主要部分什么的。（威盛 VIA 2003.11.06上海笔试试题）14、 同步异步