简易数字扫频仪.doc

1、目 录1 引言11.1 课题背景及意义11.2 国内外研究现状概述12 方案论证22.1 主要功能和指标22.2 设计任务22.3 测试原理22.4 设计方案32.4.1正弦扫频信号发生模块方案42.4.2控制模块方案42.4.3 交流信号幅值测量方案52.4.4 显示模块方案62.5方案确定63 硬件电路设计63.1MCU主控模块STC12C5412AD63.2AD9851扫频信号发生器模块83.2.1 DDS扫频信号源原理83.2.2 正弦扫频信号发生电路设计83.2.3 AD9851与单片机接口电路设计93.2.4 AD9851工作原理103.3交流信号幅度检测电路的设计103.4A/D

2、转换模块的设计123.512864LCD图文点阵显示模块133.6相位测量143.7带通网络144软件设计154.1 开发软件Keil介绍154.2 软件实现154.2.1菜单流程图154.2.2幅频特性测试流程图164.2.3 曲线显示流程图174.2.4 程序仿真185 系统测试195.1 测试仪器195.2测试结果195.2.1 幅频特性测试195.2.2 误差分析206 结论21致谢21参考文献22数字式扫频仪的设计摘要： 本文介绍了一种以DDS AD9851作为扫频源，以STC12C5412AD为主控芯片，LCD12864作为显示终端的简易数字扫频仪。整个系统采用菜单控制方式，可以方

3、便地设置扫频信号的步进频率。然后利用STC12C5412AD内部自带的10位高速AD检查被测网络的幅频特性。附带相频特性的测量。以上设计具有集成度高，可靠性好，硬件电路简单，用途广泛等特点。关键词：幅频特性 AD9851 STC12C5412AD LCD128642010届电子信息工程专业毕业设计（论文）1 引言1.1 课题背景及意义频率特性是一个系统(或网络)对不同频率正弦输入信号的响应特性，电子测量中经常遇到的就是对未知系统或电路网络传输特性的测量，尤其是电路网络幅频特性的测量。一般情况下，一个系统或电路网络的电路网络幅频特性就能表征其电气性能，如系统固有角频率、系统阻尼率等。早期,这些网

4、络参数的测试是在固定频率点上逐点手工操作调节进行的,因此测试方法繁琐、效率低下，精度不高,且不直观,有时因取点有误还会得出错误的结果。而专用测试工具大致可分为两类:一类是传统设备,如国产的BT4型低频特性测试仪,BT4存在设备体积大（达10余公斤）,易有故障,并且操作复杂等缺点,难以满足尤其是现场自动测试的要求;另一类是采用集数据采集和运算功能于一体的大规模新型芯片技术制造的测试仪,一般为进口产品, 价格昂贵，结构复杂,维护困难,体积庞大等缺点。随着单片微处理器技术的迅猛发展，并在智能仪表中得到了广泛的应用。软件来代替部分硬件完成频率特性的测试,便成为一种比较理想而有效的途径。本设计以51单片

5、机为主要控制芯片，借助单片机的内部资源及其数据处理能力，采用大规模直接数字合成（DDS）技术，完成了一款便携式的电路网络幅频特性测试仪，附带相频特性测试功能。该设计以六个独立按键作为系统输入，以菜单方式切换功能操作，以128*64图形点阵液晶屏作为系统输出，人机界面友好。本系统在测量频带内，具有测量精度高，测量速度快，显示直观，并对一些测量参量采用实时数字显示。1.2 国内外研究现状概述图1-1 二阶（绿）、四阶（红）、六阶（蓝）滤波器电路网络幅频特性目前在教学、科研、生产、生物工程等诸多领域中使用的电路网络幅频特性测试仪一般分为两类：一类是传统式的频率特性测试仪，其以压控振荡电路产生扫频正弦

6、信号，示波管作为显示器,来直接显示被测电路的电路网络幅频特性曲线，图1-2二阶（绿）、四阶（红）、六阶（蓝）滤波器电路网络幅频特性。 由于压控震荡器的频率稳定性不好，而且频率分辨率也不高，会对整个测量结果的精度造成较大的影响。另外示波管的使用，使得整个仪器在外形上显得庞大，笨重，如BT-3GII型的扫频仪重量达到10kg，不方便移动式测量，同时价格昂贵,给使用带来诸多不便。另外一类是数字式的频率特性测试仪，其以直接数字合成技术（DDS）产生扫频正弦信号，采用点阵液晶作为显示器，由微处理器对数据进行处理及各部分电路的控制。但此类频率特性测试仪价格昂贵。2 方案论证2.1 主要功能和指标1、扫频范

7、围为100Hz200KHz;在此范围内可由用户任意设定上下限频率。2、步长设定为通过键盘可任意设定(1、2、3n)频率间隔,实现线性增长;3、即可以测试有源四端网络也可以测试无源四端网络。4、选用12864图形点阵液晶显示模块,显示测量得到的电路网络幅频特性曲线、汉字、字母、数字、图形等;5、使用6个独立按键，使用户方便地设置扫频参数。6、智能查找某个频点的网络增益，用户通过面板输入要查找的频率，系统就会将对应的扫频频率及被测网络的增益以数字方式显示于液晶屏上。2.2设计任务表2-1是本系统的主要设计指标。其中实现测量的精度是本设计最为关键的地方，电路网络幅频特性曲线和相频特性曲线的显示是本设

8、计的一个难点。表2-1 设计指标指标要求激励信号波形正弦波扫频带宽100Hz200KHz频率步进可任意输入测量精度优于5%人机接口独立按键显示LCD菜单式及电路网络幅频特性曲线的显示电源自制5V用通用板搭建电路，用C语言编程2.3 测试原理频率特性的测试主要有两种方法，即冲激响应法和扫频测试法。前者需要制作个质量较高的冲激激励脉冲信号源，或者频谱和统计特性满足测量要求的任意波形或序列信号，还需要有一定的数据采集速度以及数字信号处理的计算能力。这种方法的好处是无需制作扫频信号源，也不必制作幅度检波和相位差测量电路，因而硬件电路的工作量较小。这种方法常在低频网络频率特的测试中应用。例如电声系统的网

9、络频率特性和元件阻抗特性测试振动系统的分析测试等。考虑到处理器的原因，所以采用后者即扫频测试法。系统在正弦信号激励下，输出响应达到稳态时，是与输入激励信号频率相同的正弦波，响应信号与输入信号的幅值比即为该频率的幅频响应值，而两者的相位差即为相频特性值。可以采用频率逐点步进或频率连续变化的方法，完成整个频率特性的测量。这种方法称为扫频测试法。这种方法无需对信号进行时域与频率的变换计算，可以通过时模拟量的测量和运算完成。为了使每次测量输出电压时，被测系统输出响应达到稳态，无论是逐点改变频率，还是连续扫频，其频率的变化速度都不能太快，这是因为系统的输出响应与系统的建立时间有关。系统建立时间的长短与系

10、统的带宽成反比，即带宽越窄，过渡过程时间越长，测量时，频率变化的速度应该越慢。频率连续地变化通常称为“扫频”，因而也称采用这种方法测量频率特性的仪器为扫频仪图2-1 测量原理扫频测试法包含的各个部分的功能介绍如下。 扫描同步控制部分：产生锯齿或阶梯型扫描电压，同步地控制VCO和显示部分的工作。有时，还要用于对整机各个部分的性能作同步地补偿，例如对扫频信号源的幅值平坦度进行补偿等。扫频信号源部分：频率由低到高或由高到低变化的正弦波振荡源，称为扫源。频率的变化可以是连续的，也可以是步进式的。扫频信号的幅度，扫频的频率变化范围应能方便地控制。扫频的速度与测量仪其他部分的工作应当同步。测量和计算部分：

11、对输入与输出信号的幅值和相位进行测量，并通过计算输出信号与输入信号的幅值比，得到幅频特性，计算输出与输入的相位差，得到相频特性，如式 （2-1） （w）=o(w)- i(w) 和分别为系统的输出和输入的幅度，i(w)和o(w)为输人和输出的相位。通常使输人信号的幅值在扫频过程中保持平坦，即1，则求幅频特件的幅值比的运算可省略。扫频仪即采用等幅度的扫频振荡作为激励信号。其中,电路网络幅频特性是电路网络的一个重要特性, 一般情况下一个电路网络的电路网络幅频特性就代表了此电路网络的特性，所以,本课题主要探讨电路网络幅频特性参数的测试，附带相频特性测试的介绍。2.4 设计方案系统是要将扫频信号作为输入

12、信号激励被测网络，通过峰值检波电路得到输出和输入信号的幅值比关系，经过ADC采样将数据送给处理器进行计算，将处理后的存储并在LCD显示模块将电路网络的幅频和相频特性曲线显示出来。本系统的设计重点是正弦扫频信号发生模块、控制模块、交流信号的幅值测量、相位差的测量、电路网络频率特性曲线的液晶显示模块。故针对这些模块提出方案论证和比较。2.4.1 正弦扫频信号发生模块正弦扫频信号发生器是本设计的核心部分。要求能产生优于的频率稳定度，且在100HZ200KHZ范围内,最小步进是1Hz的步进。方案一：采用传统的直接频率合成法合成。经过混频、倍频、分频网络和带通滤波器完成对频率的算术运算。但由于采用大量的

13、模拟环节，导致直接频率合成器的结构复杂，体积庞大，成本高，而且容易引入干扰，影响系统的稳定性，难以达到较高的频谱纯度。方案二：采用锁相环间接频率合成（PLL）。虽然具有工作频率高、宽带、频谱质量好的优点，但是由于锁相环本身是一个惰性环节，锁定时间较长，故频率转换时间较长，很难满足系统要求的高速度指标。另外，由于模拟方法合成的正弦波参数都很难控制，不易实现。方案三：采用直接数字式频率合成（DDS）。用随机读/写存储器RAM存储所需波形的量化数据，按不同频率要求，以频率控制字K为步进对相位增量进行累加，以累加相位值作为地址码读取存放在存储器内的波形数据，经过D/A转换和幅度控制，再滤波即可得到所需

14、波形。由于DDS具有带宽很宽，频率转换时间极短（小于20s），频率分辨率高，全数字化结构便于集成等优点，以及输出相位连续，频率、相位和幅度均可实现程控，完全可以满足本题目的要求。DDS有着较多的优点，但是DDS技术也有内在的缺陷杂散噪声。为了全面实现题目的要求，选择最合适的三号方案，使用高性能的DDS集成芯片AD9851作为正弦波扫频信号发生器的核心，实现高速、高精度、高稳定性的正弦信号输出。2.4.2 控制模块方案一：用51单片机为系统的主控核心。单片机具积小，使用灵活，布尔运算易于人机对话和良好的数据处理，有较强的指令寻址和运算功能。而且单片机的功耗低，价格低廉。方案二：用FPGA等可编程

15、器件作为控制模块的核心。FPGA可以实现各种复杂的逻辑功能，规模大，密度高，他将所有器件集成在一快芯片上，减小了体积增加了稳定性，并且可应用EDA软件仿真、调试，易于进行功能扩展。FPGA采用并行的输入/输出方式，提高了系统的处理速度，适合作为大规模实时系统的控制核心。其工作为纯软件行为，全部由程序来控制，具有快速、可靠性高等优点。就FPGA的制造工艺而言，FPGA掉电后数据会丢失，上电后必须进行一次配置，因此FPGA在应用中需要配置电路和一定的程序，并且FPGA器件作为一个数字逻辑器件，竞争和冒险正是数字逻辑器件较为突出的问题，因此在使用时必须注意毛刺的消除及抗干扰性，从而增大了电路或程序的

16、复杂程度和可实施性。采用单片机作为控制器比FPGA更适合本系统的规模。充分考虑到综合性价比和控制的方便程度，确定选择方案一作为系统的控制核心模块方案。2.4.3 交流信号幅值测量方案一：采用分立元件构成有效值转换电路，如图2-2所示采用分立元件构成的简单电路可以用于窄带波形（一般相对带宽超过20，而本题中是正弦波)的RMS检波在扫频过程中，为了对于高低频都具有同等的统汁精度，要求平均滤波电路的时间常数RC也要与扫频过程同步地变化，这是比较困难的。本设计的频率变化范围达到100000以上，不宜采用这样的方法。图2-2 有效值检波电路方案二：采用图2-3所示峰值检波电路。在电路中，以泄放电路取代了

17、检波电路中低通半均滤波器中的R2电阻。且用来保持峰值电压的电容C应根据被检波的信号频带宽度而取相应的值，一般不宜太大。在完成一次峰值检测后泄放开关管导通，将C上的电荷清除，接着进行下一次测量。每次测量，都应在网络达到稳态输出时进行至少应包含一个峰值周期。因而测量速度随网络带宽和激励频率而变。图中运放用来提供高阻抗隔离。图2-3 峰值检波电路方案三：采用数字检波方法。本题要求测量的最高频率是200 KHz，可以考虑采用数字信号处理(DSP)技术，根据对输出波形的数值采样，计算出它的各种参数，包括峰值，有效值，以及相位信息DSP计算的工作由CPU承担，为了保证一定的测量速度，对CPU的速度和算法应

18、有一个估计，根据Nyquist采样定理，采样速度心高于400 kHz以上，这需要外加专门的AD器件来完成，这种全数字方法不仅可以节省硬什电路，还可以提高测量精度，增强测量功能。简单的模拟RMS检波电路只能用于窄带信号的检波，而DSP方法可用于任意复杂的波形。方案四：采用真有效值转换芯片（如AD736），将输入信号转换成有效值的形式输出，供后级的A/D采样。此种方案的测量精度较高，且电路简单，便于实现。综合所有的因素，采用方案四更适合本设计。2.4.4 显示模块方案一：采用LED数码管显示。虽然功耗低，控制简单，但显示能力有限，人机界面较差。方案二：采用点阵型LCD高分辨率液晶屏显示。可以显示所

19、有字符及自定义字符，并能同时显示多组数据、汉字，字符清晰。由于自身具有控制器，不但可以减轻单片机的负担，而且可以实现菜单驱动方式的显示效果，实现编辑模块全屏幕编辑的功能，达到友好的人机界面。用LCD显示，能解决LED只能显示数字等几个简单字符的缺点，性能好，控制方便，显示方式多。方案三：采用LCD触摸屏显示。在高分辨率液晶屏基础上增加触摸面板，可以更直接地在屏幕上对各参量进行控制，将输入界面和输出界面一体化，使人机界面更加优秀。但成本较高，设计难度大。经过权衡，采用方案二对输出的电路网络幅频特性进行波形显示。2.5 方案确定经过仔细分析和论证，确定系统各模块最终方案如下，如图表22：表22 主

20、要器件选用清单功能选用的器件控制单片机STC12C5412AD扫频信号DDS芯片AD9851+30MHz有源晶振峰值检测电路AD736+OP07模/数转换芯片STC5412AD自带10AD人机接口模块6个独立按键+12864LCD3 硬件电路设计根据题目要求，本系统由一片STC12C5412AD控制AD9851的32位频率控制字，产生正弦扫频信号。为了得被测网络的电路网络频率特性，将由AD9851产生的扫频信号，分别输入被测网络和相位测量电路。再将被测网络的输出信号分别送入峰值检波网络检测峰值和相位测量电路测量相位差，得到两路信号V1和V2的电压值。由STC12C5412AD自带的高速10位A

21、D转换器将采集到的这两路模拟直流信号转换成数字值后再由STC12C5412AD处理并存储，经过计算得到被测网络的电路网络频率特性，最后将此电路网络频率特性在LCD显示屏上显示出来。系统框图如图3-1所示图3-1 系统组成框图 3.1 MCU主控模块STC12C5412ADSTC12C5412AD是STC12系列单片机，采用RISC型CPU内核，兼容普通8051指令集，但其就1个时钟周期的速度就是普通8051的12倍。STC12C5412AD的工作频率一般是035MHz，相当于普通8051的0到420MHz。片内含有12KB Flash 程序存储器，2KB Flash 数据存储器，512字节片内

22、RAM数据存储器。同时内部还有看门狗（WDT）。片内集成MAX810专用复位电路、8通道10位ADC以及4通道PWM。具有可编程的8级中断源4种优先级，具有在系统编程（ISP）和在应用编程（IAP），片内资源丰富、集成度高、使用方便。STC12C5410AD对系统的工作进行实施调度，实现外部输入参数的设置、蓄电池及负载的管理、工作状态指示等。为充分使用片内资源，本作品所设置的参数写入Flash数据存储器内。图3-2 STC12C5412AD引脚图3.2 AD9851扫频信号发生器模块3.2.1 DDS扫频信号源原理 扫频法是频率特性测量的两种经典方法之一，与点频逐点调整信号发生器不同，它是利用

23、扫频信号发生器输出自动连续变化的频率信号，对被测系统进行动态式的扫频测量，它简单快捷，可以方便地测量系统的频率特性、动态特性等。但就几种常用扫频法横向比较而言，传统采用磁调电感、变容二极管、反波管和钇铁石榴石（YIG）谐振器来实现扫频还是难以达到高指标的扫频速度、频率准度。频率合成技术特别是DDS技术用于扫频信号源中，使其频率准确度大幅提高。可编程DDS系统原理如图3-3所示。图3-3 DDS基本原理图DDS是采用纯数字化的方法，将所需的正弦波形一个周期的离散采样点的幅值存储在ROM或RAM中，再按一定的相位增量（地址间隔）读出，经过D/A转换后，成为模拟正弦波信号。若为DDS的时钟频率，N为

24、相位累加器的位数，M为相位累加器的增量，则输出频率可表示为： （3-1）若地址增量M不是定值，而是随时间增长，即可获得频率由低变高的扫频信号。DDS的输出频率和相位由控制字决定，而改写控制字可以瞬间完成，因此可以实现快速调频和调相。3.2.2正弦扫频信号发生电路设计AD9851是 AD公司推出的具有高集成度 DDS电路的器件,它内部包含高速DA转换器及高速比较器。AD9851是产生扫频信号的核心器件，下面就该芯片的特性和工作方式作一些说明。（1）AD9851的主要特性外接精密时钟源时，AD9851可以产生一个频谱纯净、频率和相位都可以编程控制且稳定性很好的模拟正弦波，AD9851主要特性如下

25、：单电源工作(+27+525V)； 工作温度范围4585 ； 低功耗，在180MHz系统时钟下,功率为555mW。电源设置有休眠状态，在该状态下，功率为4mW； 接口简单，可用 8位并行口或串行口直接输入频率、相位控制数据 ； 内含6倍参考时钟倍乘器。可避免对外部高速参考时钟振荡器的需要，减小了由于外部频率源过高而可能产生的相位噪声； 频带宽，正常输出工作频率范围为072MHz； 频率分辨率高，其创新式高速DDS码可接受32位调频字，使得它在 180MHz系统时钟下输出频率的精度可达0.04Hz； 相位可调，可接收来自单片机的5位相位控制字。（2）AD9851的控制方式AD9851内部有5个输

26、入寄存器，储存包括来自外部数据总线的32位频率控制字、5位相位控制字、一位6倍参考时钟倍乘器使能控制、一位电源休眠功能控制和一位逻辑0共40位数据。寄存器接收数据的方式有并行和串行两种方式。本设计中采用并行方式，时序图如图3-4所示:图3-4 AD9851并行方式时序图并行方式是通过8位数据总线D0D7来完成全部40位控制数据的输入。复位信号RESET有效会使输入数据地址指针指向第一个输入寄存器，W_CLK上升沿写人第一组8位数据，并把指针指向下一个输入寄存器，连续5个W_CLK上升沿后，即完成全部40位控制数据的输入，此后W_CLK信号的边沿无效。当FQ_UD上升沿到来之际40位数据会从输入

27、寄存器被写入频率和相位控制寄存器，更新DDS的输出频率和相位，同时把地址指针复位到第一个输入寄存器，等待着下一组新数据的写入。3.2.3 AD9851与单片机接口电路AD9851为 28引脚表帖元件，本设计中应用到的引脚功能如下表所示。表3-1 AD9851部分引脚功能表引脚号引脚名功能描述41，2825D0D78位数据输入口。可给内部寄存器装入4O位控制数据5PGND6倍参考时钟倍乘器地6PVCC6倍参考时钟倍乘器电源7W_CLK字装入信号，上升沿有效。8FQ_UD频率更新控制信号，时钟上升沿确认输入数据有效。9REFCLOCK外部参考时钟输入。CMOSTTL脉冲序列可直接或间接地加到 6倍

28、参考时钟倍乘器上，在直接方式中，输入频率即是系统时钟；在 6倍参考时钟倍乘器方式中，系统时钟为倍乘器输出。10AGND模拟地11AVDD模拟电源(+5V)24DGND数字电源(+5V)23DVDD数字地12RsetDAC外部复位连接端22RESET复位端，低电平清除 DDS累加器和相位延迟器为0Hz和0相位 ，同时置数据输入为串行模式以及禁止6倍参考时钟倍乘器工作AD9851可以直接与单片机接口。为增加驱动能力，在他们之间增加一个74LS245作为数据缓冲器。AD9851的8位数据线D0D7和单片机P0口相连。P2.0P2.3分别与FQ_UD、W_CLK、245的使能端（低电平有效）、RESE

29、T端相连，REFCLOCK连到30M晶振上。应用电路如图所示:图3-5 AD9851接口电路图3.2.4 AD9851工作原理在产生扫频信号时，30MHz晶振经过6倍频产生180MHz的系统时钟，与之同步的W_CLK字将输入信号将描述频率步进量的32位频率控制字通过P0口传给AD9851的输入寄存器，设频率步进量为，频率控制字的值为M，由式得： （3-2）因为，M在1范围内变化，所以理论上可以取到0.04Hz180MHz内的数值，但由于ROM中的幅值表实际上只存储1024个数据，当M=时有： （3-3）此时满刚好足采样定理，所以当M超过时的频率步进量不应该采用。故频率步进量范围为0.04Hz9

30、0KHz。这样就能产生频率步进量可变的扫频信号。因为题目要求的频率步进最小为1Hz，由上面的范围可知，显然可以满足这个指标。 例如，当想得到频率以10Hz步进的扫频信号时，则其做法为：将10Hz频率控制字送给AD9851的输入寄存器后，通过相位累加器输出，第一次的输出频率值=10Hz，并且保存此时的频率值。第二次在此此基础上加上一个频率步进量（这里为10Hz）再将相加后的频率控制字送给AD9851的相位累加器，这样第二次输的频率值=20Hz，以此类推，每个时钟脉冲都进行一次累加，输出频率随时间线性增加，达到扫频的效果。3.3 交流信号幅度检测电路3.3.1 AD736AD736是美国模拟器件公司最新推出的单片、低功耗、精密TRMS/DC转换器，能够准确计算交流电的真有效值、平均值和绝对值，满度电压为200mV。