数电基础知识点考核.docx

1、数电基础知识点考核 数字电路基础知识的考核 全是选择填空 希望对大家有用 本文档有子安整理以下代码中为无权码的是（ CD ） A. 8421BCD码 B. 5421BCD码 C. 余三码 D. 格雷码 2以下代码中为恒权码的为（ AB ） A.8421BCD码 B. 5421BCD码 C. 余三码 D. 格雷码 3一位十六进制数可以用 （ C ）位二进制数来表示。 A. B. C. D. 16 5在一个8位的存储单元中，能够存储的最大无符号整数是（ CD ） A.（256）10 B.（127）10 C.（FF）16 D.（255）10 7矩形脉冲信号的参数有 ABC A.周期 B.占空比 C.

2、脉宽 D.扫描期 9. 常用的BCD码有（ CD ） A.奇偶校验码 B.格雷码 C.8421码 D.余三码 10与模拟电路相比，数字电路主要的优点有（ BCD ） A.容易设计 B.通用性强 C.保密性好 D.抗干扰能力强 1.描述脉冲波形的主要参数有 幅度、周期、频率、脉宽、上升时间、下降时间、占空比 2. 数字信号的特点是在（时间）上和 （峰值） 上都是断续变化的，其高电平和低电平常用（ 0 ） 和 （ 1 ） 来表示。 3. 分析数字电路的主要工具是（ 逻辑代数 ），数字电路又称作 （ 逻辑代数 ） 4. 在数字电路中，常用的计数制除十进制外，还有 （ 二进制 ）、（ 八进制 ）、（

3、十六进制 ） 5. 常用的BCD码有（ 421BCD码 ）、（ 2421BCD码 ）、（ 5421BCD码 ）、（ 余三码 ）、等。常用的可靠性代码有（ 格雷码 ） 、（ 奇偶校验码 )等。 1.逻辑变量的取值和可以表示：( D ) 。 A.开关的闭合、断开 B.电位的高、低 C.真与假 D.电流的有、无 3. 当逻辑函数有n个变量时，共有( D )个变量取值组合？ A. n B. 2n C. N2 D. 2N 4. 逻辑函数的表示方法中具有唯一性的是( AD )。 A .真值表 B.表达式 C.逻辑图 D.卡诺图 7.求一个逻辑函数F的对偶式，可将F中的( ACD ) A .“”换成“+”，

4、“+”换成“” B.原变量换成反变量，反变量换成原变量 C.变量不变 D.常数中“0”换成“1”，“1”换成“0” E.常数不变 9在何种输入情况下，“与非”运算的结果是逻辑0。( D ) A全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1 10在何种输入情况下，“或非”运算的结果是逻辑0。( BCD ) A全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为11.逻辑代数又称为 ( 布尔 ) 代数。最基本的逻辑关系有 ( 与) ( 或 ) (非)三种。常用的几种导出的逻辑运为 ( 与非 ) ( 或非)( 与或非 )( 同或 ) ( 异或 ） 2.逻

5、辑函数的常用表示方法有（ 逻辑表达式） （真值表）（逻辑图）3.逻辑代数中与普通代数相似的定律有 （ 交换律 ）（分配律 ）（结合律 ）。摩根定律又称为 （ 反演定律 ）4. 逻辑代数的三个重要规则是（ 代入规则）（对偶规则） （反演规则）1. 三态门输出高阻状态时，（）是正确的说法。 A.用电压表测量指针不动 B.相当于悬空 C.电压不高不低 D.测量电阻指针不动 2. 以下电路中可以实现“线与”功能的有（ ） 。 A.与非门 B.三态输出门 C.集电极开路门 D.漏极开路门 3以下电路中常用于总线应用的有（ ） 。 A.TSL门 B.OC门 C. 漏极开路门 D.CMOS与非门 5TTL电

6、路在正逻辑系统中，以下各种输入中（ ） 相当于输入逻辑“1”。 A.悬空 B.通过电阻2.7k接电源 C.通过电阻2.7k接地 D.通过电阻510接地 6对于TTL与非门闲置输入端的处理，可以 （ ） 。 A.接电源 B.通过电阻3k接电源 C.接地 D.与有用输入端并联 7要使TTL与非门工作在转折区，可使输入端对地外接电阻RI （） 。 A.RON B.ROFF C.ROFFRIRON D.ROFF 8三极管作为开关使用时，要提高开关速度，可（ ） A.降低饱和深度 B.增加饱和深度 C.采用有源泄放回路 D.采用抗饱和三极管 9CMOS数字集成电路与TTL数字集成电路相比突出的优点是（）

7、 。 A.微功耗 B.高速度 C.高抗干扰能力 D.电源范围宽 10与CT4000系列相对应的国际通用标准型号为 （） 。 A.CT74S肖特基系列 B. CT74LS低功耗肖特基系列 C.CT74L低功耗系列 D. CT74H高速系列1. 集电极开路门的英文缩写为（OC）门，工作时必须外加（电源）和 （负载） 2OC门称为 （集电极开路门）门，多个OC门输出端并联到一起可实现 （线与）功能。 3TTL与非门电压传输特性曲线分为 （饱和区） 区、 （转折区）区、 （线性区）区、 （截止区） 区。 4国产TTL电路 （CT4000） 相当于国际SN54/低功耗肖特基.N个触发器可以构成能寄存（B

8、 ）位二进制数码的寄存器。 A.N-1B.NC.N+1D.2N2在下列触发器中，有约束条件的是（C ） A.主从JK F/F B.主从D F/F C.同步RS F/F D.边沿D F/F 3一个触发器可记录一位二进制代码，它有 （C ）个稳态。 A.0 B.1 C.2 D.3 E.4 4存储8位二进制信息要 （D ）个触发器。 A.2 B.3 C.4 D.8 8对于JK触发器，若J=K，则可完成 （C ）触发器的逻辑功能。 A.RS B.D C.T D.T 14下列触发器中，克服了空翻现象的有（ABD ） A.边沿D触发器 B.主从RS触发器 C.同步RS触发器 D.主从JK触发器 15下列触

9、发器中，没有约束条件的是 （ D） A.基本RS触发器 B.主从RS触发器 C.同步RS触发器 D.边沿D触发器 16描述触发器的逻辑功能的方法有 （ABCD ） A.状态转换真值表 B.特性方程 C.状态转换图 D.状态转换卡诺图 17为实现将JK触发器转换为D触发器，应使（ A） A.J=D,K=D B. K=D,J=D C.J=K=D D.J=K=D 18.边沿式D触发器是一种 （ C ）稳态电路。 A.无 B.单 C.双 D.多1触发器有 （） 个稳态，存储8位二进制信息要 （） 个触发器。 2一个基本RS触发器在正常工作时，它的约束条件是R+S=1，则它 不允许输入 S= （）且R=

10、 （） 的信号。 3触发器有两个互补的输出端Q、 Q，定义触发器的1状态 为 （ Q=0） ，0状态为 （Q=0 Q=1） ，可见触发器的状态指的是 （） 的状态。 4一个基本RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是 （RS=0 ） 。 5在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的 （空翻），触发方式为 （主从式） 式或 （边沿式） 式的触发器不会出现这种现象。1脉冲整形电路有（ BC）。 A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.555定时器 2多谐振荡器可产生 （ B） A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波 3

11、石英晶体多谐振荡器的突出优点是 （C ） A.速度高 B.电路简单 C.振荡频率稳定 D.输出波形边沿陡峭 4TTL单定时器型号的最后几位数字为 （A ） A.555 B.556 C.7555 D.7556 5555定时器可以组成 （ABC ） A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.JK触发器7以下各电路中， （B ）可以产生脉冲定时。 A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.石英晶体多谐振荡器 555定时器的最后数码为555的是（ TTL ）产品，为7555的是（CMOS）产品。2施密特触发器具有（回差）现象，又称（电压滞后）特性；单稳触发器最重要的参数为（

12、脉宽）。3常见的脉冲产生电路有（多谐振荡器），常见的脉冲整形电路有（单稳态触发器）（施密特触发器）。4为了实现高的频率稳定度，常采用（石英晶体 ）振荡器；单稳态触发器受到外触发时进入（ 暂稳态）态。555定时器的最后数码为555的是（ TTL ）产品，为7555的是（CMOS）产品。2施密特触发器具有（回差）现象，又称（电压滞后）特性；单稳触发器最重要的参数为（脉宽）。3常见的脉冲产生电路有（多谐振荡器），常见的脉冲整形电路有（单稳态触发器）（施密特触发器）。4为了实现高的频率稳定度，常采用（石英晶体 ）振荡器；单稳态触发器受到外触发时进入（ 暂稳态）态。2若在编码器中有50个编码对象，则要求

13、输出二进制代码位数为（）位。 A.5B.6C.10D.503.一个16选一的数据选择器，其地址输入（选择控制输入）端有（）个。 A.1B.2C.4D.167.一个8选一数据选择器的数据输入端有 （）个。 A.1 B.2 C.3 D.4 E.8 8在下列逻辑电路中，不是组合逻辑电路的有 （）。 A.译码器 B.编码器 C.全加器 D.寄存器 9八路数据分配器，其地址输入端有 （）个。 A.1 B.2 C.3 D.4 E.8 10组合逻辑电路消除竞争冒险的方法有 （） 。 A. 修改逻辑设计 B.在输出端接入滤波电容 C.后级加缓冲电路 D.屏蔽输入信号的尖峰干扰 11101键盘的编码器输出 （）

14、位二进制代码。 A.2 B.6 C.7 D.8 13以下电路中，加以适当辅助门电路， （）适于实现单输出组合逻辑电路。 A.二进制译码器 B.数据选择器 C.数值比较器 D.七段显示译码器 14.消除竟争冒险的方法有（修改逻辑设计 ） （接入滤）1同步计数器和异步计数器比较，同步计数器的显著优点是（）。 A.工作速度高B.触发器利用率高C.电路简单D.不受时钟CP控制。2把一个五进制计数器与一个四进制计数器串联可得到（）进制计数器。 A.4B.5C.9D.203下列逻辑电路中为时序逻辑电路的是（）A.变量译码器B.加法器C.数码寄存器D.数据选择器5.N个触发器可以构成能寄存（）位二进制数码的

15、寄存器。 A.N-1B.NC.N+1D.2N6五个D触发器构成环形计数器，其计数长度为（）。 A.5B.10C.25D.327同步时序电路和异步时序电路比较，其差异在于后者（）。 A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关8一位8421BCD码计数器至少需要（）个触发器。 A.3B.4C.5D.109.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用（）级触器。 A.2B.3C.4D.8108位移位寄存器，串行输入时经（）个脉冲后，8位数码全部移入寄存器中。 A.1B.2C.4D.81寄存器按照功能不同可

16、分为两类：（移位 ）寄存器和 （数码）寄存器。 2数字电路按照是否有记忆功能通常可分为两类： （ 组合逻辑电路）（时序逻辑电路 ） 3由四位移位寄存器构成的顺序脉冲发生器可产生 （）个顺序脉冲。 4时序逻辑电路按照其触发器是否有统一的时钟控制分为 （同步）时序电路和 （异步）时序电路。6将一个时间上连续变化的模拟量转换为时间上断续（离散）的模拟量的过程称为（）。 A.采样B.量化C.保持D.编码7用二进制码表示指定离散电平的过程称为（）。 A.采样B.量化C.保持D.编码8将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为（） A.采样B.量化C.保持D.编码0以下四种转换器，

17、（）是A/D转换器且转换速度最高。 A.并联比较型B.逐次逼近型C.双积分型D.施密特触发器将模拟信号转换为数字信号，需要经过（采样）（保持）（量化）（编码）1PROM和PAL的结构是（）。 A.PROM的与阵列固定，不可编程B.PROM与阵列、或阵列均不可编程 C.PAL与阵列、或阵列均可编程D.PAL的与阵列可编程2当用专用输出结构的PAL设计时序逻辑电路时，必须还要具备有（）。 A.触发器B.晶体管C.MOS管D.电容3当用异步I/O输出结构的PAL设计逻辑电路时，它们相当于（）。 A.组合逻辑电路B.时序逻辑电路C.存储器D.数模转换器4PLD器件的基本结构组成有（）。 A.与阵列B.

18、或阵列C.输入缓冲电路D.输出电路5PLD器件的主要优点有（）。 A.便于仿真测试B.集成密度高C.可硬件加密D.可改写6GAL的输出电路是（）。 A.OLMCB.固定的C.只可一次编程D.可重复编程7PLD开发系统需要有（）。 A.计算机B.编程器C.开发软件D.操作系统8只可进行一次编程的可编程器件有（）。 A.PALB.GALC.PROMD.PLD9可重复进行编程的可编程器件有（）。 A.PALB.GALC.PROMD.ISP-PLD10ISP-PLD器件开发系统的组成有（）。 A.计算机B.编程器C.开发软件D.编程电缆11全场可编程（与、或阵列皆可编程）的可编程逻辑器件有（）。 A.

19、PALB.GALC.PROMD.PLA1PROM和PAL的结构是（）。 A.PROM的与阵列固定，不可编程B.PROM与阵列、或阵列均不可编程C.PAL与阵列、或阵列均可编程D.PAL的与阵列可编程2当用专用输出结构的PAL设计时序逻辑电路时，必须还要具备有（）。 A.触发器B.晶体管C.MOS管D.电容3当用异步I/O输出结构的PAL设计逻辑电路时，它们相当于（）。 A.组合逻辑电路B.时序逻辑电路C.存储器D.数模转换器4PLD器件的基本结构组成有（）。 A.与阵列B.或阵列C.输入缓冲电路D.输出电路5PLD器件的主要优点有（）。 A.便于仿真测试B.集成密度高C.可硬件加密D.可改写6

20、GAL的输出电路是（）。 A.OLMCB.固定的C.只可一次编程D.可重复编程7PLD开发系统需要有（）。 A.计算机B.编程器C.开发软件D.操作系统8只可进行一次编程的可编程器件有（）。 A.PALB.GALC.PROMD.PLD9可重复进行编程的可编程器件有（）。 A.PALB.GALC.PROMD.ISP-PLD10ISP-PLD器件开发系统的组成有（）。 A.计算机B.编程器C.开发软件D.编程电缆11全场可编程（与、或阵列皆可编程）的可编程逻辑器件有（）。 A.PALB.GALC.PROMD.PLA1一个容量为1K8的存储器有（）个存储单元。 A.8B.8KC.8000D.8192

21、2要构成容量为4K8的RAM，需要（）片容量为2564的RAM。 A.2B.4C.8D.323寻址容量为16K8的RAM需要（）根地址线。 A.4B.8C.14D.16E.16K4若RAM的地址码有8位，行、列地址译码器的输入端都为4个，则它们的输出线（即字线加位线）共有有（）条。 A.8B.16C.32D.2565某存储器具有8根地址线和8根双向数据线，则该存储器的容量为（）。 A.83B.8K8C.2568D.2562566.采用对称双地址结构寻址的10241的存储矩阵有（） A.10行10列B.5行5列C.32行32列D.1024行1024列7随机存取存储器具有（）功能。 A.读/写B.

22、无读/写C.只读D.只写8欲将容量为1281的RAM扩展为10248，则需要控制各片选端的辅助译码器的输出端数为（）。 A.1B.2C.3D.89欲将容量为2561的RAM扩展为10248，则需要控制各片选端的辅助译码器的输入端数为（）。 A.4B.2C.3D.810只读存储器ROM在运行时具有（）功能。 A.读/无写B.无读/写C.读/写D.无读/无写11只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内（）。 A.全部改变B.全部为0C.不可预料D.保持不变12随机存取存储器RAM中的内容，当电源断掉后又接通，存储器中的内容（）。A.全部改变B.全部为1C.不确定D.保持不变13一个容量为5121的静态RAM具有（）。 A.地址线9根，数据线1根B.地址线1根，数据线9根C.地址线512根，数据线9根D.地址线9根，数据线512根14用若干RAM实现位扩展时，其方法是将（）相应地并联在一起。 A.地址线B.数据线C.片选信号线D.读/写线15PROM的与陈列（地址译码器）是（）。 A.全译码可编程阵列B.全译码不可编程阵列C.非全译码可编程阵列D.非全译码不可编程阵列存储器的（存储容量）和（存取时间）是反映系统性能的两个重要标准