试验二计数器集成电路的应用Word文件下载.docx

1、由于结构上的原因，高位传感器不会出故障；其余两个传感器在液面高于其监测位置时决不会产生错误的信号输出，但却可能在故障时发不出信号来。设计电路系统实现如下控制要求：液面达到或超过高位时补液泵全停；液面低于高位而高于中位时，小泵启动工作，大泵停止；液面低于中位而高于低位时，大泵启动工作，小泵停止；液面低于低位时，大小两泵同时启动工作。在实现上述控制要求的同时给出传感器发生故障的报警信号。四、 实验器材1、 数字电路实验箱，一个2、 直流稳压电源， 一台3、 数字集成电路芯片五、 预习内容1、 掌握门电路的逻辑功能，熟悉有关数字集成电路的种类、型号、封装结构和引脚分配。2、 完成设计的14步。提出实

2、验所需的芯片型号及数量。六、 实验报告在实验成功结束后，学生应认真撰写实验报告，内容主要包括：1、 每步骤的设计结果（如真值表、逻辑图等）及其必要的说明。2、 实验中发生的问题及解决方案，处理结果。实验二 计数器集成电路的应用一、实验目的 1、掌握中规模集成电路计数器的应用 2、掌握BCD-7段译码器的应用二、实验原理 计数器是数字系统的基本部件之一，它不仅用来计数输入脉冲数目，而且还可以用来完成定时和数字运算等特定的逻辑功能。计数器按工作方式可分为同步计数器和异步计数器；按计数制可分为二进制、十进制和任意进制计数器；按计数过程中计数器数字增减来分类，可以分为加法计数器、减法计数器和加减兼有的

3、可逆计数器。 本实验我们建议选用74LS160集成计数器作为计数器件。中规模74LS160A为十进制可予置同步计数器，它由四个D型触发器和若干个门电路组成，具有同步计数，同步予置初值、计数允许/禁止控制、异步清零等功能。应用两个计数使能端P、T和一个进位输出端,可实现多位同步计数器的级联。其管脚分配如图21所示。其中CO为进位输出端，CTP为计数控制端，CTT为计数控制端（两者为逻辑与关系），Q0Q3为计数输出端，D0D3为初值数据并行输入端，CP为时钟输入端（上升沿有效），为异步清除输入端（低电平有效）。为同步并行置入控制端（低电平有效）。当端出现有效电平时，D0D3输入的初值数据（8421

4、BCD码）置入计数器内，同时在Q0Q3计数输出端输出。在应用系统中，人们往往希望显示当前计数值。这就需要对该输出进行译码、显示。在数字系统中，显示器的产品很多，如荧光数码管、半导体、显示器液晶显示和辉光数码管等。数显的显示方式一般有三种，一是重叠式显示，二是点阵式显示，三是分段式显示。工程上常用发光二极管（LED）七段数码显示器。因为它有高亮度、低功耗、长寿命、多颜色、多规格等特点。它用七只LED制成七段笔画（分别称之为a,b,c,d,e,f,g）构成“8”的形状。因此只要将BCD码表示的数字按照字形，对应地点燃相关的a段至g段LED，就实现了计数显示。这一点，应用组合逻辑设计的技术不难实现。

5、当然，译码电路不算简单，并且要解决通用逻辑电路的扇出能力问题，就是说要加电流（或功率）驱动。实现上述功能的译码驱动器产品种类很多。而且要根据具体的数码显示器的型号种类及其工作原理来选用。本实验中，我们选用常用了共阴极LED数码管及其译码驱动器74LS248 BCD码47段译码驱动器。译码驱动显示的原理框图如图22所示。74LS248译码驱动器管脚排列如图23。三、实验要求与提示1、 分别设计与实现一个十进制计数器和一个六进制计数器并进而实现六十进制的计数器。每个计数器通过各自的译码显示电路分别显示个位数和十位数（称为“静态译码”）。原理框图如图24。 这将涉及任意进制计数器的设计问题。实现任意

6、进制计数器的方法之一是“反馈归零法”，即在某一集成计数器电路的基础上加一个适当的电路，当计数器中的计数达到要求时，该电路向计数器的复位端送出一个复位脉冲，使计数器复位至0状态。图25是应用本法由74LS160组成的六进制计数器。 当然，这将使计数系统中频频出现瞬间的误码。由于人们的“视觉暂留效应”和大多数物理设备的大惯性，该方案尚有用途。另外的优选方案是“反馈赋值法”，同学们可参考教科书相关内容，并在有条件的情况下实现之。图2-6 2、设计一个二十四进制计数器，实现译码显示。利用JK触发器与非门和74LS160组成二十四进制计数器，再通过各自的译码显示电路分别显示个位数和十位数。其接线电路图如

7、图26所示。 JK触发器可采用74LS112双JK触发器。其管脚排列如附录。与非门可用四重二输入与非门74LS00。四、实验内容 1、六十进制计数器功能测试 （1）按照预先设计好的电路图接线，检查无误后，接通5V直流电源。 （2）在输入端输入单次脉冲，观察显示器状态，并记录结果。 （3）在输入端输入连续脉冲，观察显示器状态，并记录结果。 2、二十四进制计数器功能测试 （1）按图26接线，检查无误后，接通5V直流电源。 （2）、（3）同上。五、实验器材 1、数字实验箱 1台 2、直流稳压电源 1台 3、集成电路 74LS160 74LS112 74LS248和七段LED 74LS00六、预习要求

8、 1、复习译码、显示、计数器工作原理和逻辑电图。 2、查阅有关手册，熟悉各芯片管脚排列及逻辑功能。 3、设计出各计数器电路接线图。七、实验报告实验结果满意后应请指导教师检查，在征得老师同意后方可拆除实验线路或进行下一项目的实验。实验后尚应及时送交实验报告，主要内容是：1、 设计原理图及必要的说明（工作原理及设计考虑）；2、 元器件清单（含参数）；3、 实验项目2若允许使用2片74160，你的优化设计方案。4、 实验中遇到的问题及其解决途径实验三 555定时器的应用 1、了解555定时器的工作原理。 2、掌握用555集成定时器构成单稳态触发器电路和矩形波发生器电路的技术；测试电路的工作性能。 5

9、55定时器是一种中规模集成电路，只要在外部配上适当的阻容元件，就可以方便地构成史密特触发器，单稳态触发器及多谐振荡器等脉冲产生与变换电路。该器件的电源电压为4.518V，驱动电流比较大，一般在200mA左右，并能与TTL、CMOS逻辑电平相兼容。 555定时器的内部电路框图及管脚排列如图31（a）、（b）所示。 555定时器内部含有两个电压比较器A1、A2，一个基本RS触发器，一个放电三极管T，以及由三个电阻组成的分压器。 在VCC和地之间加上电压，并让V悬空，则A1比较器的参考电压为23VCC，A2比较器的参考电压为13VCC。若A2比较器的触发端输入电压V2VCC，则A2比较器输出为0，可

10、使基本RS触发器置1，使输出端Q1。若A1比较器的TH阀值端输入电压V6VCC时，则A1比较器输出为0，可使基本RS触发器置0，使输出端Q为0。若复位端0，则基本RS触发器置0，Q0。V为控制电压端，V的电压加入，可改变两比较器的参考电压，使V,VTR=V 。若不用该功能时，可通过电容（通常为0.01F）接地。放电三级管T1的输出端Dis为集电极开路输出。定时器的功能说明见表31表31 555定时器功能表输 入输 出T的状态1VCC低 低不变高导通道通截止 从555功能表及其原理图可见，只要在其相关的输入端输入相应的信号就可得到各种不同的电路。由555定时器组成的单稳态触发器、矩形脉冲发生器的

11、原理电路分别如图32（a）、（b）所示。请读者参考教科书的有关内容设计多谐振荡器和单稳态触发器电路。其中关键的结论如下：多谐振荡器的周期和占空比：T=（R1+R2） C ln2；q=.单稳态电路的脉冲宽度为 TW=1.1RC. 在图（a）中，若VI端加入一个负沿输入的管脉冲，则在Q端输出延时的正脉冲信号，脉冲宽度由设计者选择的RC参数决定。在图（b）中，调节RW，可产生脉宽可变的方波输出。三、实验内容 1、应用555定时器设计并实现多谐振荡器电路。 1）对照自己设计的电路图接线，检查接线无误后，接通电源。 2）用示波器观察输出端波形，测量其脉冲宽度变化及周期，记录结果。 3）调节RW，重复步骤

12、2），观察波形变化。 2、应用555定时器实现单稳态触发器电路 1）参照自行设计的电路图接线，检查接线无误后，接通电源。 2）接入连续脉冲V1，用示波器观察输出端波形，并测量脉冲波的脉冲宽度，记录实验结果。3）调节RW，观察输出波形的变化。3、（附加选作）应用已经实现了的单稳态触发器电路，两组同学合作实现如下图所示的设计要求。四、预习要求 1、复习555定时器的结构和工作原理。 2、计算出实验电路中555定时器应用时的理论值tw。 3、拟出记录测量结果的表格。 1、模拟与数字实验箱 1台 2、双踪示波器 1台 3、函数发生器 1台 4、直流稳压电源 1台 5、555集成电路 1片 6、电阻、电

13、容元件若干，导线若干实验四 时序逻辑电路设计1、 熟悉综合应用中、小规模数字集成电路的工程技术；2、 掌握同步时序逻辑电路的设计方法。在可以抽象归纳成为逻辑函数的问题中，有相当多的实例属于时序逻辑问题。就是说问题的结果不仅取决于当时的输入（或原因）状态，而且与此前系统的状态相关。应用时序逻辑电路设计方法实现解决该问题的电路系统，即可实现时序逻辑控制。使用中、小规模（MSI & SSI）数字集成电路进行同步时序逻辑电路设计的步骤是：根据实际问题确定系统（电路）的状态个数、含义及其转换顺序和转换条件。为清晰表述，画出状态转换图。2、 状态化简：若两个状态在相同的输入下有相同的次态和相同的输出，则这

14、两个状态是等价状态。将等价状态合并为一个状态，即为本步骤的工作。3、 状态分配：按照n位二值编码总数2n应不少于系统定义的有效状态数的原则选择合理的状态编码字长和码字。例如第一个状态编码选“001”，第二个状态选“010”4、 按照状态分配的码长，选定触发器的个数；根据状态编码和状态转换图写出状态方程和输出方程。（简单情况下可以用卡诺图法。）设计者选定的触发器的种类后，根据状态转换图和该种类触发器的特性方程推知电路的驱动方程，最后画出该时序逻辑电路的原理图。有经验的工程师常常在选定触发器的种类、状态编码和列写状态方程等设计工作上统筹兼顾，以简化和优化设计。因此3，4两步骤应统筹考虑。有可能的情

15、况下可以选择不同的方案实施比较。5、 核查电路是否具有自启动功能，如果没有，一般应设法弥补。6、 查阅集成电路手册确定电路中所使用的芯片型号和具体的引脚连接关系。7、 正确地焊接（连接）电路，在确认无误后上电试验，测试电路的状态及其转换关系是否实现正确的设计时序。请设计时序逻辑电路实现自动售货机的功能，具体要求如下：某商品销售价格为1元五角，自动售货机只有五角和1元的投币口。顾客投币达到1元五角后，售货机给出该商品；顾客投币达到2元时，售货机在给出该商品的同时找回五角硬币一枚。必要的提示：由于实验不易解决投币传感器，可用简易的消抖动开关或不可重触发的单稳态电路来模拟。具体电路附后。可以看出（a

16、）、（b）两个方案的共同点是获取单次脉冲。在实验中，模拟投币事件的最简单方法是开关闭合一下（实际上可以用导线短接碰一下）。而这个事件显然应该保证产生唯一的脉冲。如果不采取措施，开关的抖动将使这个输出变成一串脉冲。这一点，读者不难理解。1、 掌握各类触发器的逻辑功能，熟悉有关数字集成电路的种类、型号、封装结构和引脚分配。2、 完成设计的16步。画出原理图。在实验成功结束后，学生撰写实验报告的主要内容是：3、 你所设计的电路存在的问题是什么，是否必须解决，如何解决。附图：实验五 数控电位器的设计一、简述 数控电位器是一种用数模转换芯片构成的、具有很高精度的、数字控制的电压调节器。使用n位D/A转换

17、器的该电路，其受控电压输出的分辨率等级可达2n级，并且外围电路非常简单。因此常被用于电子调谐装置。二、实验任务和要求 DA芯片的功能是将输入的数字量转换成与其成比例的模拟量，输出模拟量的大小随输入数据（D0D7）的不同而线性变化，这恰好构成了一个电位器的功能。请根据基本工作原理设计数控电位器，具体要求如下： 1、输出电压等级达256 2、输出电压可增、可减，且vo=0-6V三、可选用器材 1、数字实验箱 2、直流稳压电源 DAC0832 74LS193 A741 4、电阻、电容若干四、设计提示 对于8位数据输入的DA芯片，其输出模拟量有28256个不同等级，输出与输入的数字关系可用下式表示：

18、式中，D0D7是输入的二进制数据“1”或“0”，VREF是参考电压；R0为D/A电路内部的和外部附加的反馈电阻之和（Rfb+Rf）,本例中Rf=0。RREF=R0，应用上这两个电阻都是常量。 可见，输出电压V0将随D7D0的取值不同成比例变化。如果我们用模拟输入信号V1取代电压VREF，则建立起V1与V0的比例关系，则该比例受控于D7D0的取值。这恰好构成一个数控电位器，且控制电压等级达256。 本次实验可采用8位CMOS型DA转换器DAC0832。该芯片的内部结构框图如图5-1示。电源稳定时间为1S，功耗20mW，单电源为515V。 注意：DAC0832的模拟输出量为电流信号，必须再接一级由运放构成的电流电压转换器，将其转变为电压量输出。可借鉴的设计方案,请读者参考电路图52。图5-1 DAC0832结构框图图5-2 数控电位计参考原理图 在参考电路中，按下AN1，计数器工作在加法计数状态，输出电压增加。按下AN2计数器工作在减法计数状态，输出电压减小。AN1、AN2均不按，输出电压不变。五、预习要求 1、复习DA转换器的工作特性。 2、复习各集成芯片工作特性及外接引线。3、分析参考电路中个电源电路的功能、工作原理。4、根据设计要求，自行设计并画出逻辑电路，标明管脚号。六、报告要求 1、画出说设计的逻辑电路图，并加以原理说明。2、 写明DA转换器工作原理。附表：Y=ABY=