匹配滤波器的FPGA实现.doc

1、内部资料注意保存解放军理工大学本科毕业设计论文匹配滤波器的FPGA实现 姓名： 刘 礼 中 队别： 二 队 专业： 系统工程 指导教员： 杨 伏 华 职 称： 副 教 授 解放军理工大学训练部制表二一四年 六月解放军理工大学本科毕业设计论文 中文摘要III摘 要扩频通信系统与常规的通信系统相比，具有很强的抗人为干扰，抗窄带干扰，抗多径干扰的能力。并具有信息隐蔽、多址保密通信等特点。目前己从军事领域向民用领域发展。而数字匹配滤波器(DMF)更是作为关键部件在通信和雷达接收机中应用广泛。文章开篇把传统声表面波匹配滤波器与数字匹配滤波器进行了简单比较并且简要介绍了数字匹配滤波器在数字通信直扩系统中的

2、应用。分析了匹配滤波器的重要参数和电路基本结构。第二部分主要介绍了论文所涉及的一些理论背景。同时还介绍了用来实现这些模块的硬件描述语言-VHDL和Altera公司的Quartus II 6.0开发平台。第三部分给出了倒置数字匹配滤波器基于FPGA的具体实现方法，并对仿真结果进行分析。最后部分对论文进行了总结。数字匹配滤波器有多种结构，本文提出的基于倒置结构的实现具有较高的精度和较快的捕获速度，与直接结构相比，倒置结构没有加法延时链。关键词：数字匹配滤波器；VHDL；现场可编程门阵列；Quartus II；倒置结构解放军理工大学本科毕业设计论文 ABSTRACTABSTRACTThe sprea

3、d spectrum (SS) communication system has stronger ability of resisting jamming, narrow band, and multipath interference than that of the conservation communication systems. And it also has the characteristics of low probability of intercept and multiple access secure communication. Nowadays, the SS

4、technology has expanded from the military field to the commercial field. And, Digital Matched Filter (DMF) as the critical section of spread spectrum communication system has more and more application in communication and radar receiver.The article begins with a simple introduction of how DMF apply

5、to digital communication DSSS System and a simple comparison between the traditional SAW-MF and DMF. Then, the paper has analyzed the important parameter and basis circuit framework on marched filter. Part two mainly introduces the background related to the theory. Meanwhile, it also introduces the

6、design platform- Quartus II 6.0 of Altera Company and the VHDL- a sort of hardware design description language. The third part gives the specific implementation of an inverted digital matched filter based on the FPGA and the analysis of simulation results. At last the thesis is summarized.There are

7、a variety of structures of digital matched filter. As proposed in this paper inverted structure DMF achieve high accuracy and fast acquisition speed. Compared with the direct structure DMF, there is no additive delay chain in the inverted structure DMF.Key words： DMF；VHDL； FPGA；Quartus II； inverted

8、structure解放军理工大学本科毕业设计论文 目录目 录中文摘要ABSTRACT1 绪论11.1 传统声表面波匹配滤波器与数字匹配滤波器1 1.1.1 传统声表面波匹配滤波器11.1.2 数字匹配滤波器21.1.3 数字匹配滤波器的优缺点31.2 数字匹配滤波器在数字通信直扩系统中的应用31.3 可编程逻辑技术的发展51.4 基于EDA技术的FPGA应用前景61.5 论文的主要研究内容及工作62 理论基础及设计平台简介72.1 数字匹配滤波器的工作原理72.2 数字匹配滤波器的结构及特性分析82.3 系统开发语言VHDL简介112.4 Xilinx公司的ISE开发系统122.4 Quart

9、us II开发系统133 系统设计与实现153.1 总体设计153.2 码偏移器153.3 M序列发生器163.4 倒置结构数字匹配滤波器183.5 码灌入183.6 总体电路实现183.7 仿真结果及分析194 论文结语22参考文献23解放军理工大学本科毕业设计论文 1 绪论一 绪论（一） 传统声表面波匹配滤波器与数字匹配滤波器1 传统声表面波匹配滤波器声表面波是指声波在弹性体表面的传播，这个波被称为弹性声表面波。声表面波的传播速度比电磁波的速度约小10万倍。声表面波滤波器是采用石英晶体、压电陶瓷等压电材料，利用其压电效应和声表面波传播的物理特性而制成的一种滤波专用器件，广泛应用于电视机及录

10、像机中频电路中，以取代LC中频滤波器，使图像、声音的质量大大提高。声表面波滤波器的结构如图1.1所示。它由压电材料制成的基片及烧制在其上面的梳状电极所构成。当给声表面波滤波器输大端输入信号后，在电极司压电材料表面将产生和外加信号频率相同的机械振动波。该振动波以声波速度在压电基片表面传播，当该波传至输出端时，由输出端梳状电极构成的换能器将声能转换成交变电信号输出。图1.1 声表面波滤波器结构从上面介绍不难看出，声表面波滤波器是由两个换能器组成的，输入端换能器将电能转换成声能发出声表面波，而输出端换能器则是将接收到的声表面波声能转换成电能输出。声表面波滤波器就是利用压电基片上的这两个换能器来产生声

11、表面波和检出声表面波的，以完成滤波的作用。声表面波滤波器具有以下特点:选择性好。选择性一般可达140dB左右，可确保图像的清晰度；频带宽，动态范围大，且中心频率不受信号强度的影响，能确保图像、彩电、声音的正常传输，不相互干扰；性能稳定，可靠性高，抗干扰能力强，不易老化；使用方便，装配时只需插入和焊接即可，无需调节；插入损耗较大，使用时需在前级加宽频带放大器，以补偿插入损耗。2 数字匹配滤波器数字滤波器是一种利用程序运算将模数转换后的数据值进行预定要求的处理的运算部件，它是对数字信号进行滤波处理以得到期望的响应特性的离散时间系统。作为一种电子滤波器(滤波器电路)，数字滤波器与完全工作在模拟信号域

12、的模拟滤波器不同。数字滤波器工作在数字信号域，它处理的对象是经由采样器件将模拟信号转换而得到的数字信号。数字滤波器一词出现在60年代中期。由于电子计算机技术和大规模集成电路的发展，数字滤波器已可用计算机软件实现，也可用大规模集成数字硬件实时实现。应用数字滤波器处理模拟信号时，首先须对输入模拟信号进行限带、抽样和模数转换。数字滤波器输入信号的抽样率应大于被处理信号带宽的两倍，其频率响应具有以抽样频率为间隔的周期重复特性，且以折叠频率即1/2抽样频率点呈镜像对称。为得到模拟信号，数字滤波器处理的输出数字信号须经数模转换、平滑。数字滤波器在语言信号处理、图像信号处理、医学生物信号处理以及其他应用领域

13、都得到了广泛应用。数字滤波器具有高精度、高可靠性、可程控改变特性或复用、便于集成等优点。数字滤波器相比模拟滤波器有更高的信噪比。这主要是因为数字滤波器是以数字器件执行运算，从而避免了模拟电路中噪声的影响。数字滤波器中主要的噪声源是在数字系统之前的模拟电路引入的电路噪声以及在数字系统输入端的模数转换过程中产生的量化噪声。这些噪声在数字系统的运算中可能会被放大，因此在设计数字滤波器时需要采用合适的结构，以降低输入噪声对系统性能的影响。数字滤波器还具有模拟滤波器不能比拟的可靠性。组成模拟滤波器的电子元件的电路特性会随着时间、温度、电压的变化而漂移，而数字电路就没有这种问题。只要在数字电路的工作环境下

14、，数字滤波器就能够稳定可靠的工作。数字滤波器有低通、高通、带通、带阻和全通等类型。它可以是时不变的或时变的、因果的或非因果的、线性的或非线性的。应用最广的是线性、时不变数字滤波器，以及fir数字滤波器。数字滤波器理论上可以实现任何可以用数学算法表示的滤波效果。数字滤波器的两个主要限制条件是它们的速度和成本。数字滤波器不可能比滤波器内部的计算机的运算速度更快。3 数字匹配滤波器的优缺点大家都知道，数字化与集成化有利于提高系统的可靠性、降低成本、减小体积和功耗，因此通信终端的数字化、集成化是未来通信技术发展的必然趋势。随着大规模集成电路和计算机技术的发展，通信系统数字化的程度日渐提高，近年来更是提

15、出了全数字化接收机的概念。直接序列扩频通讯方式由于具有众多优良的特性而一直作为军事通信的主要技术支撑。不仅如此，它的多址能力、抗干扰能力和抗多径衰落的能力也使其在民用领域的应用前景看好。目前，直扩通信系统中的数字化已经不限与个别部件，如美国Stanford Telecom的一种直扩收发专用芯片STEL-200A已经实现了中频和中频以下的全数字化处理。匹配滤波器（也称相关器）是直扩通信系统中的关键部件，相对而言实现它的数字化比较迫切。与传统的声表面波匹配滤波器（SAW-MF）相比，数字匹配滤波器（DMF）有着特殊的优点：可达到极高的处理增益；可编程能力强，可任意设计PN码；不存在固有的噪音，没有

16、噪声积累问题；便于采用数字信号处理技术。当代对于DMF已经做了许多研究，相继问世了一些DMF产品，如32个抽头的DMF芯片Inmos A100，其时钟为100MHZ；而Stanford Telecom的STEL-3310芯片具有64个抽头chip速率达到11Mchip/s，并包括I、Q两个通道。上述两种产品都具有级联功能。目前DMF已经能达到甚至超过70dB的处理增益，这比模拟方式增大了1000倍。但是在相同码长的前提下，DMF的chip速率任然不能与SAW-MF相匹敌。DMF速度尚不够高这一缺陷是制约其广泛应用的原因之一。在设计某些专用的系统时往往没有现成的商品可供选择。在当前国内条件下实现

17、DMF的手段往往是DSP芯片和FPGA。所以，结构和参数的合理选择直接影响到能否有效和经济的实现DMF。（二） 数字匹配滤波器在数字通信直扩系统中的应用扩频通信与常规通信方式相比有许多优势，如抗干扰、抗多径、保密性好、不易截获等等。因此，扩频通信系统在军事通信和民用通信的各个领域都得到广泛应用。由于数字化、集成化有利于提高系统可靠性、降低成本、减小体积和功耗，因此，数字化、小型化扩频接收终端的研制是扩频通信的一个发展方向。直扩系统的接收一般采用相关接收，并分成两步，即解扩和解调。在接收端，接收信号经过数控振荡器放大混频后，用与发射端相同且同步的由M序列发生器产生的伪随机码对中频信号进行相关解扩

18、，把扩频信号恢复成窄带信号，然后再由基带滤波器进行解调。最后恢复出原始信息序列。由于干扰和噪声与伪随机码不相关，因此接收机的相关解扩相当于对其进行又一次扩频，将干扰和噪声进行频谱扩展，降低了进入频带内的干扰功率，同时使得解调器的输入信噪比提高，从而提高系统的抗干扰能力。另外，由于不同构造的PN码之间相关性很低，使得不相关的接收机很难发现和解出扩频序列中的信息。码分多址(CDMA)就是采用这种机理区别不同用户的。直接序列扩频信号的捕捉同步方式有很多种，如序列相关积分处理法(滑动相关器法)、同步头法、发射参考信号法、发射公共时间基准法、匹配滤波器法等，其中最常用的是序列相关积分处理法和匹配滤波器法

19、，这里的匹配指的是扩频码码字的匹配。二者各有优缺点，滑动相关器法硬件电路简单，码长可以较长，但同步速度慢，同步时间与伪码长度有关，码序列越长同步时间越长；匹配滤波器工艺要求高(模拟方式)，结构复杂，硬件规模大(数字方式)，但同步速度快，同步时间仅为一个伪码周期。匹配滤波器法同步的原理如图1.2所示，接收到的扩频信号首先变成适合的中频或基带信号，此时仍为宽带扩频信号，在匹配滤波器内与本地PN码序列连续地进行相关处理，任何时刻的相关结果都与一个门限相比较，如果超过了门限，则表明此时刻本地PN码序列的相位与接收码序列相位是同步的，过程即告完成，同时还完成了扩频信号的解扩。匹配滤波器载波判决器同步指示

20、门限扩频信号入A图1.2 匹配滤波器捕捉系统框图其中：A为中频或基带信号图中的匹配滤波器可以用数字器件实现，也可以用模拟器件实现。中频匹配滤波通常用声表面波(SAW)等模拟器件实现，基带匹配滤波器法则多用数字器件来实现。与模拟方式的匹配滤波技术相比数字器件无插损、不易受外界温度等条件的影响，具体参数能够精确设定、容易改变，使得系统的稳定性大为提高。本文主要讨论数字匹配滤波器的设计与实现。1 可编程逻辑技术的发展可编程逻辑器件PLD(Programmable Logic Device)是诞生于70年代初期的一种新兴电子器件。70年代初期利用双极性生产工艺生产的PLA(Programmable L

21、ogic Array)和1978年美国AMI公司推出的PAL(Programmable Array Logic)可以认为是最早的PLD器件。可编程逻辑器件使得用户可以自行设计生产数字集成电路。PLA可以实现任何组合逻辑电路，有的PLA中还包含寄存器，不仅可以实现组合逻辑电路。还可以实现时序逻辑电路。PAL与PLA的不同之处在于其或门阵列是固定连接，而与门阵列是可编程的。PAL器件可以取代任何逻辑电路器件，具有可靠性高，设计灵活，速度快等优点，但它是一次性编程器件，这是它的一个缺点。随着电子技术的发展，新产品不断出现，PLD的性能也不断提商，到80年代中期美国Lattice公司发明了EECMOS

22、工艺的通用逻辑阵列GAL(Generic Array Logic)器件。GAL是一种较为理想的PLD器件，出现后得到了广泛的应用。其与门阵列可编程，或门阵列是固定的。它克服了PAL只能编程一次的缺点，使整个器件的逻辑功能可以重新配置，重复擦写。同时GAL可以实现更为复杂的逻辑功能，但GAL器件对设计异步时序电路很困难。PLA、PAL、GAL等PLD产品均为低密度器件，其中含有的等效门数较少，一般不超过500门。美国Xilinx公司于1986年推出了FPGA (Field Programmable Gate Array)，将PLD的发展推向了一个新高度。而像FPGA、EPLD、CPLD和美国La

23、ttice公司的pLSIispLSl系列产品等，其等效门数都超过了500门。这些PLD称为高密度器件。高密度PLD器件从广义上讲可分为两大类，一类是组合逻辑较强的CPLD，由类似PLD的积木块组成，其典型产品为Lattice公司的ispLSl(in-system programmable large scale integration)系列器件，另一类是寄存器功能较强并含有RAM的FPGA器件。ispLSl系列器件具有在系统可编程性。使得开发者无需从系统板上拔下芯片或从系统中取出电路，可以方便地完成现场编程和修改。FPGA含有的等效门数可达25万门以上，集中了众多触发器，拥有大量与或逻辑，足以

24、完成各种中小规模器件组成的各种复杂功能。可以用于组合逻辑，同步时序逻辑，异步时序逻辑，译码器，加减法运算，移位寄存器和计数器，总线控制器和三态门等的设计。高密度PLD器件集成度越来越高，其发展遵循半导体工业中著名的摩尔定律。1998年的主流产品集成度约为13万门。随后不久25万门产品开始面世。Xilinx公司在2002年的第二季度就开始向市场提供一千万系统门的FPGA系列产品。随着EDA技术的发展和CpLD，FPGA向深亚微米领域的进军，它们与MCU、MPU、DSP、A、D、DA、RAM和ROM等独立器件的物理与功能界现已同趋模糊。特别是随着软硬IP Core产业的迅猛发展，嵌入式通用及标准F

25、PGA器件即将出现，SOC (System on Chip)片上系统也已经取得突破进展。2 基于EDA技术的FPGA应用前景由于FPGA在性能、成本、灵活性和功耗等方面的优势，基于FPGA的信号处理器已广泛应用于各种信号处理领域，例如手机基站、卫星通信系统、交换机、路由器、调制解调器以及多用途机顶盒、游戏、保安系统和流程控制器等。FPGA尤其适合于乘法和累加(MAC)等重复性的DSP任务。因此在复数乘法、数字滤波器设计和FFr等数字信号处理中表现出较大的优越性，特别是在高速数字信号处理系统中得到了较多的应用。FPGA提供了极强的灵活性，可让设计者开发出满足多种标准的产品。例如，万能移动电话能够

26、自动识别GSM、CDMA、TDMA或AMPS等不同的信号标准，并可自动重配置以适应所识别的协议。FPGA所固有的灵活性和性能也可让设计者紧跟新标准的变化，并能提供可行的方法来满足不断变化的标准要求。EDA工具的出现使用户在对FPGA设计的输入、综合、仿真时非常方便。EDA打破了软硬件之间最后的屏障，使软硬件工程师们有了真正的共同语言，使目前一切仍处于计算机辅助设计(CAD)和规划的电子设计活动产生了实在的设计实体。开发者使用FPGA技术，结合相应的EDA设计工具(比如ISE系列软件)，可使开发的产品部署到现场以后仍可进行改善或升级。这也是许多开发者在设计中不采用ASIC而选用CPLD和FPGA

27、的主要原因。由于FPGA内部资源丰富及功能强大，以及相应的EDA软件功能完善和强大，仿真能力便捷而实时，开发过程形象而直观，兼之硬件因素涉及甚少，一些EDA专家指出，未来的大系统FPGA设计仅是各类再应用逻辑与IP核的拼装。美国的TI公司认为，一个ASIC芯片80的功能可用IP Core等现成逻辑合成，可以在很短的时间内完成十分复杂的系统设计。这些使得基于EDA的FPGA开发技术将很快成为复杂数字系统设计的主流。7解放军理工大学本科毕业设计论文 2 理论基础及设计平台简介二 理论基础及设计平台简介（一） 数字匹配滤波器的工作原理匹配滤波器是一种无源相关技术，它可以快速的实现相关器的功能，因而可

28、以用于伪随机码的捕获。假设匹配滤波器的冲击响应为： （2.1）其中S(t)为输入信号，则其输出信号为： （2.2）R(t)为输入信号的自相关函数，因此匹配滤波器可以看成是一个相关器，只不过匹配滤波器在每个时间点上都可以输出一个相关值，而其他的滤波器只能在积分时间T后才能有结果输出。数字匹配滤波器用于直接扩频系统的同步捕获时，以本地序列作为延时链的抽头系数。接收数据自左向右依次输入，最先接收到的数据应位于最右，因此本地序列的配置也是首位在最右，当接收到的信号序列滑过本地序列时，每一时刻产生一个相关结果。当滑动到两个序列相位对齐时，相关结果将有一个峰值输出。检测到这个峰值即能获得定时同步信息，从而

29、使本地扩频序列与所接收的信号同步。当处理基带信号时，设输入伪随机序列为： （2.3）其中为周期为N的伪随机序列的序列值，为冲击响应序列，n为伪随机序列的周期个数。匹配滤波器的输出波形为输入伪随机序列的自相关函数，如图2.1所示。冲击响应为： （2.4）其中，则匹配滤波器的传递函数为： （2.5）可见码元捕获方法的依据是PN序列尖锐的自相关特性，在一个信息符号长度内作循环相关，相关值的模的最大位置即为码元起点。R(t)t图2.1 伪随机序列自相关函数（二） 数字匹配滤波器的结构及特性分析从上小节的推导结果来看，数字匹配滤波器与有限脉冲响应(FIR)滤波器结构一致，只不过数字匹配滤波器的系数是伪随

30、机序列，所以数字匹配滤波器的实现一般采用FIR滤波器结构。数字匹配滤波器实现电路通常由三部分组成：循环移位寄存器、乘法器和多输入加法器。在此介绍以下几种数字匹配滤波器的实现结构：1)传统结构，该结构主要由延时寄存器、乘法器、相加器组成，输入数据逐级延迟，各级分别与滤波器系数相乘，然后再延迟相加得到滤波结果；2)倒置结构，采用该种结构，采样数据同时到达各级乘法器，延迟寄存器被移到加法器链路中，应注意滤波器的系数按倒序排放；3)折叠结构，该结构基于倒置的数字匹配滤波器结构，实际上是倒置结构以时间换空间的产物，将滤波器的系数折叠存放在寄存器中，同时提高系统时钟速率，实现时分复用。传统的DMF结构如图2.2所示。本地码预先存储在FPGA内部寄存器中，采样数据从左端送入匹配滤波器，经过乘法和加法运算每个时钟周期都有一个相关值输出。设本地码长，该结构意味着至少需要N个抽头，对应N个乘法单元，加法树网络还需要至少m级流水线结构，因此采用传统结构实现匹配滤波器所消耗的资源是非