两级开环比较器的设计文档格式.docx

1、tp cin（二，显然在线性响应的情况下，增大 k可以有效的减小时延 tp。对应的关2k 1系可以表示如下图：（2）大信号时延大信号情况下， 时的传输时延为：Voh Vo1，出现摆率限制时,2SR TitledV 1 dQ 丄 charge/dischargedt C dtSizeBDate:File:Nu mberRev isio n2 9-Ju n -2 0 06C:Do cu men ts an d Settin gs y oy o 桌面TEM PDWQQsByoc_ cou rse_desg in_homewo rksoc_ couSheet o f三.比较器的设计以下侧重分析时延的限

2、制因素和设比较器的传输时延始终是我们关注的一个重点指标， 计时常常引用的公式。1 .两级开环比较器的线性响应设计NMOS输入管两极开环比较器的电路拓扑结构如下图所示:VddVb iaSVssNMC输入两级比较器6（VDD VG6MIN显然,（2）两级比较器的特性A部分.第一级简单CMOS OTA特性COMS OTA的小信号等效电路如下图所示:由以上的电路原理图可以得到第一级简单g m1* Vg s1g m2* Vg s2 +gm4 * Vgs 4第一级：简单COMS OTA信号等效电路其中:rn4 rds1/rds3/ gm3Vout （ gm1Vgs1 gm4g m1Vgs1 rn4 ） r

3、n5 g m1Vgs1（1 gm4rn4 ）rn5由以下B部分的分析可以知道：第一级简单 CMOS OTA可以等效成一个对差模信号跨导为Gm的放大管，而其中的电容对总的极点没有影响，如下图所示：第一级进一步等效电路Vid为输入差模信号。由于输入信号的内阻一般很小，所以输入节i Nu mber3为共模信号相关而与差模信号无4的时间常数很小也不可能形成主极点；最有可能形成即第一级的节点电容对整体电路的特性没有决定s乍用 ，Sett in利利s wan g q 桌面TE MTitl eB部分第一、二级联合整体电路特性根据NMOS输入两级比较器电路图可知： Size 点1和节点2的时间常数很小不可能形

4、成主极点；节点A4 关；M3二极管连接方式决定了节点， 主极点的地方为节点 5和节点6，用A部分的分析结果可以得到整体电路的小信号等效电路如下图所示:两级开环比较器小信号等效电路5节点对地电阻rds24 rds2/ rds4 , 5节点对地电容Cn5,TitleRevisio n6节点对地电阻rds67 rds6 / rds76节点对地电容 Cn6，6节点和5节点间的电容根据基尔霍夫电压环路（ 组并解得：Cc针对比较器电路，采用开环模式，通常使 Cc最小化，以得到最大的带宽和较快的响应）。KVL）和电流节点（KCL定理，可以得到该小信号等效电路的方程为了计算的方便， Av（s）可以采用节点时间

5、常数近似方法估算，它的另一种表示方式如下:Av（0）代（s） s s（1）（ 1）P1 P2Vo（s）= Av（s） Vin（s），对它进行拉普拉斯逆变换可以得到时域的响应为:再进一步简化得:2Vo（tn） mk/令Vo（tn） （Voh Vol ）/2，解得:t pnJmA（0）VnVoh VolVin minmVnVmktP tpn 1 m% #P2,k ），这就是估算线性线性响应传输时延的关系式。p1 Vinmin附带说明一下如何选择摆率受限或线性响应受限来估算比较器的传输时延:为了比较线性响应受限和摆率受限，我们对 Vo（t） Av（0）1t/ 1P2eP1p2t/ 2PVin （t）

6、进行归1化处理得:Vo（tn） Awc 1 -rem 1emtn,其中:m 匹 1,tnm 1 P1tp1对上式进行两次求导并令其等于0可以得到归一化响应的最大斜率为:dVo（tn）dtnIn m冇 emax m 1Inmm m 1 （）而两级开环比较器的输出摆率为:SRC2I 6 I 76 （Vdd Vg 6MIN VtpI7）比较（）、和（），当Vin Vinmin且摆率比（）小时，则应采用摆率来估算比较器电路的时延。需要特别强调的是：如果是线性响应受限则极点的位置十分重要, 的充放电的能力变得更为重要。（4 ）设计常用公式：为设计方便，现将常用的设计公式及步骤总结如下：I P2| C2如

7、果是摆率受限则对电容p1tpVmk7I6216 W7K p （VSD6SAT ） L72I7 夢，VSD6SAT Vdd Voh,VDS7SAT Vol VssK N （VDS7SAT ）假设一个C1的值计算I5 I72CW WL3 L42 ， VSG3 Vdd Vicmgm1Av（0）（gds2 gds4）（gds6 gds7）,gm62Kp WJ6gm6L6Vinming 2畀 A（0）KN I 5Cbd2Cbd4、ad2W2（L1L2L3）PD22（W2L1ad4W4（L1PD42（W4计算出C1,如果计算出的C骤，直道计算出来的 C1小于假设的Cgd2Cgs6大于在第三步中假设的 C1

8、,则必须加大C1且重复36的步C1为止。 W5 VdS5SAT Vicm Vgs1 Vss,L5,如果Vds5sat小于100mV则增大一-2 .两级开环比较器的摆率响应设计（1 ）设计中用到的分析方法设计中的分析法方法法和“ 1” 并利用根据基尔霍夫电压环路（2）时延的估算在大多数的情况下，两级开环比较器会被驱动到摆率受限， 此时，传输时延由下式计算:部分讲解的类同, KVL）和电流节点（重点要理解电路的小信号等效电路， KCL定理来求解，并进行设计计算。ii CidvCiv，其中：Ci为第i级的对地电容，由该式可以得到第 i级的传输时ti延为：ti ti上，总的传输时延为tp Ci百。Ii

9、 i Ii（2）设计常用公式为设计方便，现将常用的设计公式及步骤总结如下:I7-dvoutC2 dtC2（Voh Vol）tp217厶. 2， VsD6SAT Vdd Voh ,VdS7SAT Vol Vssp （VsD6SAT ） L7 K n （Vds7sat ）216假设一个C1值并在以后检查I5c単dtCi（Voh Vol）tpI52 ， VSG3 Vdd Vicm VTNgm1KN ! 5Cbd2 Cbd43 .复合比较器（前置线性放大级2+锁存再生级）设计在参考材料中的复合比较器的电路拓扑结构如下图所示:为了设计计算电路的参数， 必须首先要分析电路的特性， 以下部分析该电路的主要特

10、性：上图复合比较器是钟控动态比较器， 电路结构上由两级组成： 前级是前置线性放大器， 后级mberA4Dat e: 3 0-Ju n-2 0 06 C:Do cu men ts an d Sett in gs wan g q 桌面TE M是再生锁存器。前置线性放大器由 MB、M1、M2、M3和M4构成，再生锁存器 M7、M8、M9和M10构成，而其他的 M5、M6和M11是动态时钟控制开关管。为了保证最小的传输 时延，它的设计思想在于：强调前级的大带宽和后级的高摆率， 前级按负指数响应把输入信号放大到一定的值 Vx,接着锁存器按照正指数响应把这信号 Vx进一步放大，这样可以使整 体的传输延迟t

11、p t1 t2最小化。可以用如图阶跃响应所示: （1）所存器级传输时延的设计计算 锁存器级的核心电路结构如下图所示:锁存再生级它的小信号等效电路如下图所示:2 o m mvo2 ro=! 4o 1!=!vo1 / r+ R1 十L /iR2 十g vo1/jC2 +锁存再生级小信号等效电路R1 :R2：C1 :C2:1对地电阻; 2对地电阻;1对地电容; 2对地电容;Vo17s :是vo1的t初值，且为阶跃信号；Vo27s :是vo2的初值，且为阶跃信号； 由小信号等效电路可以得到节点方程组如下:Size Numberr（gm74gm83gm9）Vo2 a4G1Vo1gm10）VoFileG2

12、Vo2点 Um程erVo1VolVo2假设sG （Vo1 ）s30-Ju n-2006V （ sC2（Vo2 d s（gm7 gmJRVSRC1 1CJVo2SR2C2 11 RCi, 2（gm7 gm9 ）Vo2 GVo1 sC1V）1 C1Vo1 0Sheet of（gm8 go）桌面TGDP_2WQQC2V_CouCeVoesgin0homeworkprotel_docso4刊（gm7 gm9）R ys 1 1 o2（gm8 gm10）R2VSR2C2 1,（gm8 gm10）R2R2C2MOS管采用对称设计使他们的跨导相等，令:gmgm7g m9 g m8 g m10 ，R R| R2

13、, C C1 C2,Vo Vo2Vol,ViVo2Vol，则可以解得:Vo s （1 2gmR）1 2gmRs1 2gmR求上式的拉普拉斯逆变换的时域响应为:vo（t） VieVie t（1 2gmR）/ /、 I s 11 2gmRe2gmRt/et/LVi ,即:vo（t） et/L Vi其中./、I L0.67WLCox2gmR2j2k（W/L）l0.34厝要求锁存器级的传输时延，可以令:Vo （t） et/（Voh Vol ）/2,解得传输时延为:tp L ln（Voh Vo1 ），显然要改善传输时延应该从2 Vi足够大的 Vi可以使传输时延明显地减小。（2）前置线性放大级传输时延的设

14、计计算前置线性放大级核心电路结构如下图所示:VbiaxM1PMOS4M3NMOS4V两方面着手解决。特别是选择MB M2M4护4pM；MtM8前置线性放大级为分析前置级电路，先假设 M7和M8管不起作用，则这电路变成了简单 CMOS OTA电路，它的性能在前面已经分析过了，不过要注意这里的 M3和M4管应该是处于线性区而不是饱和区，因为时钟信号点位接近 Vdd,具体结果可以参考前面的分析；但是， M7和M8实际上是可能流过电流， 那么这个电路就变得复杂， 有待于进一步的分析， 不过分析的主体思 想为：考察MOS晶体管的工作状态；画出电路的小信号等效电路；由基尔霍夫定理电路方 程组求解。四.实际

15、设计比较器 HSP ICE模拟 30-Jun-2006Revision桌MTEMP_WnQQsoc_course_desgin_homework以上设计计算的电路参数，只是个估算值，一般都要调整，这时我们可以利用来模拟，一方面，可以检验电路的功能是否正确， 另一方面，由模拟的结果反过来调整电路的参数。直到得到满意的性能指标为止。HSPICE实际采用的两级开环比较器的电路原理图及相关说明（附带文件:vddPM1p mos4,W/L=25/2.5PM2pm osPM3PM4,W/L=12.5/2.5nrlb lasvdd&VSS JNM1NM2nmos,W/L=40/2.5 vss,W/L=40/

16、2.5NM3,W/L=80/2.5两级开环比较器的电路原理图HSP ICE的网表文件（附带文件：）2.根据1中比较器电路拓扑结构可以编写以下的网表文件如下:*co mp arator* netilst*mp1 Iblas Iblas vdd vdd pmos l= w=25ump2 1mp3 out2mp4 2mp5 out1mn1 2Iblas vdd vdd pmos l= w=25ulblas vdd vdd pmos l= w=25uIn1In21 1 pmos l= w=gnd gnd nmos l= w=40ugnd gnd nmos l= w=80u*end netilst*mn

17、2 out1mn3 out2out1*llbrary*.in elude s ynop sysWhs pice n etllst*end llbrary*SlzeFlle:5Nu mbf2 9-Ju n-Do CLVDD vdd gnd DC 5IB Iblas gnd DC 30u.OP vin1 in1 gnd pulse On On On 100n 200n ） vin2 in2 gnd dc.tran 1n 400n .p robe.end3. HSPICE的模拟结果（附带文件：红色曲线：黄色曲线：橙色曲线：60ns,下降时延大约为40ns,总的时延平均为 50ns.in2端输入信号

18、in1端输入信号 out2端输出信号 由此波形图可以看出：上升时延大约为：虽然，性能不是很理想，但功能是基本实现了；可以进一步优化。 4 .参数确定最终确定的参数为：五.比较器的物理版图设计1.编辑比较器的原理图（附带文件为） 利用IC工具软件可以编辑比较器的原理图如下:2 .据编辑比较器的版图（附带文件：和）（1）总的比较器版图几何结构如下图所示左上：右上：左下：右下：亠：希：寸工二一好亠小鶴先MP4 和 MP5MP1、MP2 和 MP3MN1 和 MN2MN3（2）总体布局规划 一方面，从电路的电气可靠性考虑，響一二1*沁k -二 F a: - .W:H -1- rIT -: 4“一 -亠

19、.誉：恋赭 =4 WES把输入差分放大管KiMP4和MP5和输出的 MN3布局成对角线方位，可以减少输出对输入的干扰；另一方面，从电路的几何面积考虑，把MP1、 MP2和MP3分别拆成两条长为的栅，把 MN1和MN2分别拆成两条长为 20um的栅，把 MN3拆成4条长为20um的栅，并按上图布局可以使整个版图紧凑面积最小。（3）MOS晶体管的匹配由于MP4和MP5的宽长比不是很大，没有拆分，所以把他们平行并排对称布图匹配； MP1、MP2和MP3分别拆成两条长为的栅，并把 MP1排在中间，MP2和MP3分别排在它 的两侧；MN1和MN2分别拆成两条长为 20um的栅，并按共质心方式布图匹配。大

20、尺寸MOS晶体管的处理MN3的宽长比高达80/，把它拆分成4条长为20um的栅，单管版图几乎正方形。在DRC检查由于事先较为详细的理解了中微晶圆电子有限公司”的 SPTM COMS PROCESS DESIGNRULES内容，布图过程程中，尽可能根据它来取相应部分的尺寸，因此布图过程中没有太 多的DRC错误。但是这里必须提到一个失误， 由于疏忽，误以为con tact到poly栅的间距大于，并且以此为准先画源和漏区金属时都没有打 con tact,等到最后打con tact并做DRC检查时，此问题暴露了，最后由于时间太紧，只好修改的文件，强行把这约束改为，结果 DRC检查没有错误。可是，如果流

21、片这是万万不可的，因为工艺决定了 DRC的约束，这里讲述的这种做法也是不允许的，只是时间太紧了（版图我画到凌晨 4: 38）才如此操作，不过正确的方法因该是：把 con tact到p oly栅的间距调大到。通过这问题，我也吸取教训：不可以 最后打con tact否则易出错；还是得认真。3 .整体DRC检查及其结果（附带文件：） DRC最后检查结果如文件所述如下图所示：常LUU to/ C -JCkTOHW iCf rRMLHI CE-HEnfV LISTJ*.- * EcI F 料NTE 皿店 DffH FCiVSC-E - IPPUT LJjfFiJDS IISTIDC -Zs.ilKA. rAloidd piJ-aAiak in list = cov/gd:丄t? EOTi血暉-err. c斟iIf- = dicautr：pc vKiu-L- - /Kdenfev* old/dt luIb/bii-?DRC错误列表空，可见没有 DRC错误。4. LVS检查及其结果（附带文件： LVS佥查结果如文件所述，如下图所示:miMER Hinn： ER mint ER iromEROFOPPW-HATCHED im-HAT CUED MATCHED WATCHED l.J* 耳* F PLATIOUT