实验一Quartus II的使用Word文档格式.docx

1、单击菜单项 New Project Wizard 后，出现向导提示框，单击按钮Next，出现如图3所示New Project Wizard 对话框界面，在该界面中输入相应工程名称和存放路径，然后单击按钮Next。图3 New Project Wizard对话框界面出现如图4所示的Add Files 对话框界面，在File name 栏中输入文件名称，如“Adder”。图 4 Add Files对话框界面出现如图 5 所示的器件设置对话框界面，实验系统使用的是MAXII 系列的EPM1270T144C5 芯片，找到该器件后选中它，然后一直单击按钮Next，完成新工程的建立图5 器件设置对话框界面

2、（3）新建设计文件建立新工程后，选择菜单 FileNew，弹出如图6 所示的新建设计文件选择窗口。选择框中的Device Design Files 页下的项目Block Diagram/Schematic File，使用图形设计方式，单击按钮OK，则打开了图形编辑器窗口。图6 新建设计文件选择框选择菜单 FileSave As，在文件保存对话框中输入文件名，如Adder，然后单击按钮“保存”，则创建了图形设计文件Adder（4）设计逻辑电路。在图形编辑器窗口中双击鼠标左键或选择菜单 EditInsert Symbol，弹出如图7 所示的Symbol 对话框界面。图7 Symbol 对话框界面在

3、 Name 栏中输入器件名称，如AND2，所选择的器件符号就会出现在右边的框中，单击按钮OK，然后将该符号放置在合适的位置后单击鼠标左键。输入、输出符号可在Name栏中输入IN、OUT 得到。除了可在Name 栏中直接输入器件名称外，还可以在Libraries 栏中选择所需器件。按全加器逻辑原理，设计全加法器电路图，如图8所示。按所设计的电路，在图形编辑工作区域中分别放置所需逻辑符号，将所需符号放置完成后，利用连线工具进行连接。连接完毕后，将图中最下方的输入、输出符号的引脚名称更改为所要定义的名称，并对输入、输出相应连接处的引线进行命名，如器件OR4 输出引线命名为S，图中最下方的输出符号S

4、的引线也相应命名为S。命名时要选中引线，并单击鼠标右键，在出现的菜单中单击最底下的项目Prorerties，在所出现的对话框中输入引线名称S。图8 全加器设计图（5）对设计进行逻辑分析、编译、时序分析。设计完成后，选择菜单FileSave，将创建的图形文件进行保存。选择Processing-Compiler Tool 命令，出现图9 所示对话框。图9编辑工具界面点击按钮Start 开始对此工程进行逻辑分析、综合适配、时序分析等。如果设计正确则如图9 所示完全通过各种编译，如果有错误则返回图形编辑工作区域进行修改，直至完全通过编译为止。如有警告，可察看警告内容，判断警告的问题性质。单击Repor

5、t可以查看编译报告图10（6）功能仿真1、新建波形文件.vwf。选择 File-New 命令，出现图 6所示对话框，选择 OtherFiles选项卡上的 VectorWaveformFile 项，如图11所示。图112、单击“OK”按钮，出现图12 所示对话框。默认文件名为 Waveform1.vwf。图123、选择 File-SaveAs命令，改变文件名，保存图134、右击图13中的 Name，出现图14 所示对话框。图145、单击 NodeFinder 按钮，出现图15 所示对话框，或者在上一步直接选择 View-UtilityWindows-NodeFinder 命令。图156、在 Fi

6、lter 栏中选择 Pin:all，单击 List按钮，出现图16 所示对话框。图167、选中左侧栏中所有项，并按钮，出现图17所示对话框。单击 OK 按钮关闭对话框。图178、单击 OK 按钮关闭图17 对话框。再单击 OK 按钮关闭图14 对话框。出现图18所示窗口。图189、直接在图18 中设置各输入的值。如图19所示。图1910、选择 Processing-SimulatorTool 命令，出现图20 所示对话框。图2011、 在Simulationmode栏中选择功能仿真模式Functional。 单击GenerateFunctionalSimulationNetlist 按钮，生成

7、功能仿真网表。出现图21所示对话框图2112、在 Simulationinput 栏中指定.vwf输入文件的路径及文件名。然后单击 Start 按钮，仿真后得到图22 所示窗口。图2213、单击 OK按钮关闭信息小窗。单击 Report 按钮观察功能仿真正结果，如图23 所示。图23（7）配置引脚。选择菜单 AssignmentsAssignment Editor，出现编辑界面，在如图24所示的Assignment Editor 窗口中选择Pin 标签页，在Edit 栏目中双击To 和Location 下面的项目来选择输入、输出引脚及对应的CPLD 器件引脚。图24 Assignment Ed

8、itor窗口对于本实验中所设计的加法器，CPLD器件EPM1270T144C5的引脚功能配置可如下图所示，注意：分配完管脚后，打开AssignemntsDevice,点击Device and Pin Options 按钮，选择Unused pins选项卡，将未用管脚定义为三态输入：as input tri-stated，以防止未用管脚连线出错烧坏芯片（8）再分析、编译，生成.POF 文件。引脚分配完成后，选择Processing-Compiler Tool菜单，在如图9所示的编辑工具界面中点击“Start”按钮，对此工程进行逻辑分析、综合适配、时序分析等，最终生成可以配置到CPLD 器件中的.

9、POF 文件。使用 QuartusII 软件可以对Altera 器件进行编程和配置，QuartusII 编译器的Assembler模块自动将适配过程的器件、逻辑单元和引脚分配信息转换为器件的编程图象，并将这些图象以目标器件的编程器对象文件（.POF）或SRAM 对象文（.SOF）的形式保存为编程文件，QuartusII 软件的编程器（Programmer）使用该文件对CPLD 器件进行编程配置。（8）设置下载电缆。实验系统提供了 Altera 公司的CPLD 器件EPM1270 及其下载电缆选择菜单 ToolsProgrammer，出现如图25所示的.cdf 编程配置界面。图25 编程配置界面

10、单击按钮 Hardware Setup，弹出如图26所示硬件设置对话框。单击按钮Add Hardware，出现如图13 所示的添加硬件对话框。在如图27所示的添加硬件对话框中，从Hardware type 列表中选择 ByteBlasterMV or ByteBlashter II，从Port 列表中选择LPT1，单击按钮OK 返回Hardware Setup 对话框，如图28所示。图26硬件设置对话框图27添加硬件对话框图28硬件设置对话框在图28所示硬件设置对话框中双击ByteBlaster II，单击按钮Close，返回图29所示的编程配置界面。图29编程配置界面（9）下载.POF 文件

11、。将下载电缆接入 PC 微机的打印机接口上，下载电缆的另一端插入CPLD 单元中的编程插座，并将CPLD 单元中的VCC 引脚接+5V，GND 引脚接地GND。接线完成后打开实验系统的电源开关。在图29所示的编程配置界面中，点击按钮Add File，添加需要配置的.POF 文件，若已存在，就不需要另行添加了。单击Program/Configure 栏下的小方框选中上面两个，然后单击按钮Start 就开始对CPLD 芯片进行下载配置，下载配置的结果是实现了如图1-2-1所示的加法器功能。（10）创建图元 打开“File-Create/update-Create Symbol File for Current File”,如图30所示，生成.bsf格式的图元文件。生成的图元符号在顶层设计中作为模块使用。图30创建图元 三、实验要求1、利用生成的图元完成一个四位的并行加法器2、完成实验报告 实验目的 实验设备 （实验软硬件环境） 实验原理（必须有连线图） 实验步骤 实验总结（结论，数据，建议） 下节课交