硬件工程师面试题集含答案很全.docx

1、硬件工程师面试题集含答案很全硬件工程师面试题集（DSP，嵌入式系统，电子线路，通信，微电子，半导体） -Real_Yamede一、下面是一些大体的数字电路知识问题，请简要回答之。(1) 什么是 Setup和 Hold 时刻？答：Setup/Hold Time 用于测试芯片对输入信号和时钟信号之间的时刻要求。成立时刻(Setup Time)是指触发器的时钟信号上升沿到来以前，数据能够维持稳 定不变的时刻。输入数据信号应提早时钟上升沿(如上升沿有效)T 时刻抵达芯片，那个T确实是成立时刻通常所说的 SetupTime。如不知足 Setup Time，那个数据就不能被这一时钟打入触发器，只有在下一个

2、时钟上升沿到来时，数据才能被打入 触发器。维持时刻(Hold Time)是指触发器的时钟信号上升沿到来以后，数据维持稳固不变的时刻。若是 Hold Time 不够，数据一样不能被打入触发器。(2) 什么是竞争与冒险现象？如何判定？如何排除？答：在组合逻辑电路中，由于门电路的输入信号通过的通路不尽相同，所产生的延时也就会不同，从而致使抵达该门的时刻不一致，咱们把这种现象叫做竞争。由于竞争而在电路输出端可能产生尖峰脉冲或毛刺的现象叫冒险。若是布尔式中有相反的信号那么可能产生竞争和冒险现象。解决方式：一是添加布尔式的消 去项，二是在芯片外部加电容。(3) 请画出用 D 触发器实现 2 倍分频的逻辑电

3、路答：把 D 触发器的输出端加非门接到 D 端即可，如以下图所示：(4) 什么是线与逻辑，要实现它，在硬件特性上有什么具体要求？ 答：线与逻辑是两个或多个输出信号相连能够实现与的功能。在硬件上，要用 OC 门来实现(漏极或集电极开路)，为了避免因灌电流过大而烧坏 OC 门,应在 OC 门输出端接一上拉电阻(线或那么是下拉电阻)。(5) 什么是同步逻辑和异步逻辑？同步电路与异步电路有何区别？答：同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系.电路设计可分类为同步电路设计和异步电路设计。同步电路利历时钟脉冲使其子系统同步运作，而异步电路不利历时钟脉冲做同步，其子系统是利

4、用特殊的 “开始”和“完成”信号使之同步。异步电路具有以下优势：无时钟歪斜问题、 低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性。(7) 你明白那些经常使用逻辑电平？TTL 与 COMS 电平能够直接互连吗？答：经常使用的电平标准，低速的有 RS23二、RS48五、RS42二、TTL、CMOS、LVTTL、LVCMOS、ECL、ECL、LVPECL 等，高速的有 LVDS、GTL、PGTL、 CML、HSTL、SSTL 等。一样说来，CMOS 电平比 TTL 电平有着更高的噪声容限。若是不考虑速度 和性能，一样 TTL 与 CMOS 器件能够互换。可是需要注意有时候负载效应可能 引

5、发电路工作不正常，因为有些 TTL 电路需要下一级的输入阻抗作为负载才能 正常工作。(6) 请画出微机接口电路中，典型的输入设备与微机接口逻辑示用意(数据接口、操纵接口、锁存器/缓冲器)典型输入设备与微机接口的逻辑示用意如下：二、你所明白的可编程逻辑器件有哪些？答：ROM(只读存储器)、PLA(可编程逻辑阵列)、FPLA(现场可编程逻辑阵列)、PAL(可编程阵列逻辑)GAL(通用阵列逻辑)，EPLD(可擦除的可编程逻辑器件)、 FPGA(现场可编程门阵列)、CPLD(复杂可编程逻辑器件)等 ，其中 ROM、FPLA、 PAL、GAL、EPLD 是显现较早的可编程逻辑器件，而 FPGA 和 CP

6、LD 是现今最 流行的两类可编程逻辑器件。FPGA 是基于查找表结构的，而 CPLD 是基于乘积 项结构的。3、用 VHDL 或 VERILOG、ABLE 描述 8 位 D 触发器逻辑4、请简述用 EDA 软件(如 PROTEL)进行设计(包括原理图和PCB图)到调试出样机的整个进程，在各环节应注意哪些问题？答：完成一个电子电路设计方案的整个进程大致可分：(1)原理图设计 (2)PCB 设计 (3)投板 (4)元器件焊接(5)模块化调试 (6)整机调试。注意问题如下：(1)原理图设计时期 注意适当加入旁路电容与去耦电容；注意适当加入测试点和 0 欧电阻以方便调试时测试用；注意适当加入 0 欧电

7、阻、电感和磁珠以实现抗干扰和阻抗匹配；(2)PCB 设计时期自己设计的元器件封装要专门注意以避免板打出来后元器件无法焊接；FM 部份走线要尽可能短而粗，电源和地线也要尽可能粗；旁路电容、晶振要尽可能靠近芯片对应管脚；注意美观与利用方便；(3)投板说明自己需要的工艺和对制板的要求；(4)元器件焊接避免显现芯片焊错位置，管脚不对应；避免显现虚焊、漏焊、搭焊等；(5)模块化调试先调试电源模块，然后调试操纵模块，然后再调试其它模块；上电时动作要迅速，发觉可不能显现短路时在完全接通电源；调试一个模块时适当隔离其它模块；各模块的技术指标必然要大于客户的要求；(6)整机调试如提高灵敏度等问题五、基尔霍夫定理

8、KCL：电路中的任意节点，任意时刻流入该节点的电流等于流出该节点的电流（KVL同理）六、描述反馈电路的概念，列举他们的应用反馈是将放大器输出信号(电压或电流)的一部份或全数，回收到放大器输入端与输入信号进行比较(相加或相减)，并用比较所得的有效输入信号去操纵输出，负反馈能够用来稳固输出信号或增益，也能够扩展通频带，专门适合于自动操纵系统。正反馈能够形成振荡，适合振荡电路和波形发生电路。 7、负反馈种类及其优势电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展，放大器的通频带，自动调剂作用八、放大电路的频

9、率补偿的目的是什么，有哪些方式频率补偿是为了改变频率特性，减小时钟和相位差，使输入输出频率同步相位补偿一般是改善稳固裕度，相位补偿与频率补偿的目标有时是矛盾的不同的电路或说不同的元器件对不同频率的放大倍数是不相同的，若是输入信号不是单一频率，就会造成高频放大的倍数大，低频放大的倍数小，结果输出的波形就产生了失真放大电路中频率补偿的目的：一是改善放大电路的高频特性，而是克服由于引入负反馈而可能出 现自激振荡现象，使放大器能够稳固工作。在放大电路中，由于晶体管结电容的存在常常会使放大电路频率响应的高频段不睬想，为了解决这一问题，经常使用的方式确实是在电路中引入负反馈。然后，负反馈的引入又引入了新的

10、问题，那确实是负反馈电路会显现自激振荡现象，因此为了使放大电路能够正常稳固工作，必需对放大电路进行频率补偿。频率补偿的方式能够分为超前补偿和滞后补偿，主若是通过接入一些阻容元件来改变放大电路的开环增益在高频段的相频特性，目前利用最多的确实是锁相环九、有源滤波器和无源滤波器的区别无源滤波器：这种电路要紧有无源元件 R、L 和 C 组成；有源滤波器：集成运放和 R、C 组成，具有不用电感、体积小、重量轻等优势。 集成运放的开环电压增益和输入阻抗均很高，输出电阻小，组成有源滤波电路后还具有必然的电压放大缓和冲作用。但集成运放带宽有限，因此目前的有源 滤波电路的工作频率难以做得很高。10、名词说明：S

11、RAM、SSRAM、SDRAM、压控振荡器 (VCO) SRAM：静态 RAM；DRAM：动态 RAM；SSRAM：Synchronous Static Random Access Memory 同步静态随机访问存储器，它的一种类型的SRAM。 SSRAM 的所有访问都在时钟的上升/下降沿启动。地址、数据输入和其它操纵信 号均与时钟信号相关。这一点与异步 SRAM 不同，异步 SRAM 的访问独立于时 钟，数据输入和输出都由地址的转变操纵。SDRAM：Synchronous DRAM 同步动态随机存储器。1一、名词说明：IRQ、BIOS、USB、VHDL、SDR。(1) IRQ：中断请求 (2

12、)BIOS：BIOS 是英文Basic Input Output System的缩略语，直译过来后中 文名称确实是大体输入输出系统。其实，它是一组固化到运算机内主板上一个 ROM 芯片上的程序，它保留着运算机最重要的大体输入输出的程序、系统设置 信息、开机后自检程序和系统自启动程序。其要紧功能是为运算机提供最底层的、 最直接的硬件设置和操纵。(3) USB：USB，是英文 Universal Serial BUS（通用串行总线）的缩写，而其 中文简称为“通串线，是一个外部总线标准，用于标准电脑与外部设备的连接和 通信。(4) VHDL：VHDL 的英文全写是：VHSIC（Very High S

13、peed Integrated Circuit） Hardware Description Language.翻译成中文确实是超高速集成电路硬件描述语言。 要紧用于描述数字系统的结构、行为、功能和接口。(5) SDR：软件无线电，一种无线电广播通信技术，它基于软件概念的无线 通信协议而非通过硬连线实现。换言之，频带、空中接口协议和功能可通过软件 下载和更新来升级，而不用完全改换硬件。SDR 针对构建多模式、多频和多功 能无线通信设备的问题提供有效而平安的解决方案。1二、单片机上电后没有运转，第一要检查什么 第一应该确认电源电压是不是正常。用电压表测量接地引脚跟电源引脚之间的电压，看是不是是电源

14、电压，例如经常使用的 5V。接下来确实是检查复位引脚电压 是不是正常。别离测量按下复位按钮和放开复位按钮的电压值，看是不是正确。然后 再检查晶振是不是起振了，一样用示波器来看晶振引脚的波形，注意应该利用示波 器探头的“X10”档。另一个方法是测量复位状态下的 IO 口电平，按住复位键 不放，然后测量 IO 口(没接外部上拉的 P0 口除外)的电压，看是不是是高电平，如 果不是高电平，那么多半是因为晶振没有起振。另外还要注意的地址是，若是利用片内 ROM 的话(大部份情形下如此，此刻 已经很少有效外部扩 ROM 的了)，必然要将 EA 引脚拉高，不然会显现程序乱跑 的情形。有时用仿真器能够，而烧

15、入片子不行，往往是因为 EA 引脚没拉高的缘 故(固然，晶振没起振也是缘故只一)。通过上面几点的检查，一样即可排除故障 了。若是系统不稳固的话，有时是因为电源滤波不行致使的。在单片机的电源引 脚跟地引脚之间接上一个 的电容会有所改善。若是电源没有滤波电容的话， 那么需要再接一个更大滤波电容，例如 220uF 的。碰到系统不稳固时，就能够够并上 电容试试(越靠近芯片越好)。13、最大体的三极管曲线特性答：三极管的曲线特性即指三极管的伏安特性曲线，包括输入特性曲线和输 出特性曲线。输入特性是指三极管输入回路中，加在基极和发射极的电压VBE 与 由它所产生的基极电流 I B 之间的关系。输出特性一般

16、是指在必然的基极电流 I B操纵下，三极管的集电极与发射极之间的电压VCE 同集电极电流 IC 的关系 图(1) 典型输入特性曲线图(2) 典型输出特性曲线图(3) 直、交流负载线，功耗线14、什么是频率响应，怎么才算是稳固的频率响应，简述改变频率响应曲线的几个方式答：那个地址仅对放大电路的频率响应进行说明。 在放大电路中，由于电抗元件(如电容、电感线圈等)及晶体管极间电容的存在，当输入信号的频率太低或太高时，放大电路的放大倍数的数值均会降低，而且还将产生相位超前或以后现象。也确实是说，放大电路的放大倍数(或称为增 益)和输入信号频率是一种函数关系，咱们就把这种函数关系成为放大电路的频 率响应

17、或频率特性。放大电路的频率响应能够用幅频特性曲线和相频特性曲线来描述，若是一个 放大电路的幅频特性曲线是一条平行于 x 轴的直线(或在关切的频率范围内平行 于 x 轴)，而相频特性曲线是一条通过原点的直线(或在关切的频率范围是条通过 原点的直线)，那么该频率响应确实是稳固的 改变频率响应的方式要紧有：(1) 改变放大电路的元器件参数；(2) 引入新的 元器件来改善现有放大电路的频率响应；(3) 在原有放大电路上串联新的放大电 路组成多级放大电路。1五、给出一个差分运放，如何进行相位补偿，并画补偿后的波特图答：随着工作频率的升高，放大器会产生附加相移，可能使负反馈变成正反馈而引发自激。进行相位补

18、偿能够排除高频自激。相位补偿的原理是：在具有高放大倍数的中间级，利用一小电容 C（几十几百微微法）组成电压并联负反馈 电路。能够利用电容校正、RC 校正别离对相频特性和幅频特性进行修改。波特图确实是在画放大电路的频率特性曲线时利用对数坐标。波特图由对数幅 频特性和对数相频特性两部份组成，它们的横轴采纳对数刻度 lg f ，幅频特性的纵轴采纳 lg |Au|表示，单位为 dB；相频特性的纵轴仍用表示。1六、大体放大电路的种类及优缺点，普遍采纳差分结构的缘故大体放大电路按其接法分为共基、共射、共集放大电路。 共射放大电路既能放大电流又能放大电压，输入电阻在三种电路中居中，输出电阻较大，频带较窄共基

19、放大电路只能放大电压不能放大电流，输入电阻小，电压放大倍数和输出电阻与共射放大电路相当，频率特性是三种接法中最好的电路。经常使用于宽频带 放大电路。共集放大电路只能放大电流不能放大电压，是三种接法中输入电阻最大、输 出电阻最小的电路，并具有电压跟从的特点。经常使用于电压大电路的输入级和输 出级，在功率放大电路中也常采纳射极输出的形式。普遍采纳差分结构的缘故是差分结构能够抑制温度漂移现象。17、给出一差分电路，已知其输出电压 Y+和 Y-，求共模分量和差模分量设共模分量是 Yc，差模分量是 Yd，那么可知其输 Y+=Yc+Yd Y-=Yc-Yd 可得 Yc=(Y+ + Y-)/2 Yd=(Y+

20、- Y-)/21八、画出一个晶体管级的运放电路,说明原理以下图(a)给出了单极性集成运放 C14573 的电路原理图，图(b)为其放大电路部份：图(a) C14573 电路原理图 图(b) C14573 的放大电路部分图(a)中T1，T2和T7管组成多路电流源，为放大电路提供静态偏置电流， 把偏置电路简化后，就可取得图(b)所示的放大电路部份。第一级是以 P 沟道管T3和T4为放大管、以 N 沟道管T5和T6管组成的电 流源为有源负载，采纳共源形式的双端输入、单端输出差分放大电路。由于第二 级电路从T8的栅极输入，其输入电阻超级大，因此使第一级具有很强的电压放大能力。第二级是共源放大电路，以N

21、沟道管T8为放大管，漏极带有源负载，因此也具有很强的电压放大能力。但其输出电阻专门大，因此带负载能力较差。电容C起相位补偿作用。1九、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压别离为C上电压和R上电压，求这两种电路输出电压的频谱，判定这两种电路何为高通滤波器，何为低通滤波器。当 RCT 时，给出输入电压波形图，绘制两种电路 的输出波形图。答：当输出电压为C上电压时：电路的频率响应为从电路的频率响应不难看出输出电压加在C上的为低通滤波器，输出电压加在R上的为高通滤波器，RCVth，当输出抵达 VDD-Vth 时管子已经关断了。因此当栅压为VDD时，源级的最高输出电压只能为 VDD-

22、Vth。这叫阈值损失。N 管的输出要比栅压损失一个阈值电压。因此不宜用 N 管传输高电平。P 管的输出也会比栅压损失一个阈值。同理栅压为0时，P 管 源级的输出电压范围为VDD到Vth，因此不宜用P管传递低电平。2二、画电流偏置的产生电路，并说明。大体的偏置电流产生电路包括镜像电流源、比例电流源和微电流源三种。下面以镜像电流源电路为例进行说明：23、画出施密特电路，求回差电压。答：以下图是用 CMOS 反相器组成的施密特电路：因此回差电压为： 24、LC 正弦波振荡器有哪几种三点式振荡电路，别离画出其原理图。答：要紧有两种大体类型：电容三点式电路和电感三点式电路。以下图中(a)和(b)别离给出

23、了其原理电路及其等效电路 (a) 电容三点式振荡电路(b) 电感三点式振荡电路2五、DAC 和 ADC 的实现各有哪些方式？实现 DAC 转换的方式有：权电阻网络 D/A 转换，倒梯形网络 D/A 转换， 权电流网络 D/A 转换、权电容网络 D/A 转换和开关树形 D/A 转换等。实现 ADC 转换的方式有：并联比较型 A/D 转换，反馈比较型 A/D 转换，双 积分型 A/D 转换和 V-F 变换型 A/D 转换。2六、A/D 电路组成、工作原理A/D 电路由取样、量化和编码三部份组成，由于模拟信号在时刻上是持续信 号而数字信号在时刻上是离散信号，因此 A/D 转换的第一步确实是要依照奈奎

24、斯 特采样定律对模拟信号进行采样。又由于数字信号在数值上也是不持续的，也就 是说数字信号的取值只有有限个数值，因此需要对采样后的数据尽可能量化，使其 量化到有效电平上，编码确实是对量化后的数值进行多进制到二进制二进制的转换。27、什么缘故一个标准的倒相器中 P 管的宽长比要比 N 管的宽长比大？ 和载流子有关，P 管是空穴导电，N 管电子导电，电子的迁移率大于空穴，一样的电场下，N 管的电流大于 P 管，因此要增大 P 管的宽长比，使之对称， 如此才能使得二者上升时刻下降时刻相等、高低电平的噪声容限一样、充电和放电是时刻相等2八、锁相环有哪几部份组成?锁相环路是一种反馈操纵电路，简称锁相环（P

25、LL）锁相环的特点是：利用外部输入的参考信号操纵环路内部振荡信号的频率和相位。因锁相环能够实现 输出信号频率对输入信号频率的自动跟踪，因此锁相环通经常使用于闭环跟踪电路。 锁相环在工作的进程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压维持固定的相位差值，即输出电压与输入电压的相位被锁住，这确实是锁相环名称的由来锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部 分组成。锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出 信号的相位差，并将检测出的相位差信号转换成电压信号输出，该信号经低通滤 波器滤波后形成压控振荡器的操纵电压，对振荡器输出信号

26、的频率实施操纵。 2九、用逻辑门和 COMS 电路实现 AB+CD那个地址利用与非门实现：(a) 用逻辑门实现(b) 用 CMOS 电路组成的与非门图(a)给出了用与非门实现 AB+CD，图(b)给出了用 CMOS 电路组成的与非门，将图(b)代入图(a)即可取得用 CMOS 电路实现 AB+CD 的电路。30、用一个二选一 mux 和一个 inv 实现异或假设输入信号为 A、B，输出信号为 Y=AB+AB。那么用一个二选一 mux和一个 inv 实现异或的电路如以下图所示：3一、给了 reg 的 Setup 和 Hold 时刻，求中间组合逻辑的 Delay 范围假设时钟周期为Tclk ，re

27、g 的 Setup 和 Hold 时刻别离记为 Setup 和 Hold。 那么有：3二、如何解决亚稳态 亚稳态是指触发器无法在某个规按时刻段内达到一个可确认的状态。当 一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳固在某个正确的电平上。在亚稳态期间，触发器输出一些中间级电平，或 者可能处于振荡状态，而且这种无用的输出电平能够沿信号通道上的各个触发器 级联式传播下去。解决方式要紧有：(1)降低系统时钟；(2)用反映更快的 FF；(3)引入同步机制，避免亚稳态传播；(4)改善时钟质量，用边沿转变快速的时钟信号；(5)利用工艺好、时钟周期裕量大的器件33、集成电路前端

28、设计流程，写出相关的工具。 集成电路的前端设计主若是指设计 IC 进程的逻辑设计、功能仿真，而后端设计那么是指设计 IC 进程中的版图设计、制板流片。前端设计要紧负责逻辑实现，一般是利用 verilog/VHDL 之类语言，进行行为级的描述。而后端设计，要紧负责将前端的 设计变成真正的 schematic&layout，流片，量产。集成电路前端设计流程能够分为以下几个步骤：(1)设计说明书；(2)行为级 描述及仿真；(3)RTL 级描述及仿真；(4)前端功能仿真。硬件语言输入工具有 SUMMIT，VISUALHDL，MENTOR 和RENIOR 等；图形输入工具有: Composer(cade

29、nce)，Viewlogic (viewdraw)等；数字电路仿真工具有：Verolog：CADENCE、Verolig-XL、SYNOPSYS、VCS、MENTOR、Modle-simVHDL：CADENCE、NC-vhdl、SYNOPSYS、VSS、MENTOR、Modle-sim 模拟电路仿真工具： HSpice Pspice，34、是不是接触过自动布局布线,请说出一两种工具软件，自动布局布线需要哪些大体元素Protel99se ORcad Allegro Pads2007 powerpcb 焊盘 阻焊层 丝印层 互联线 注意模拟和数字分区域放置 灵敏元件应尽可能幸免噪声干扰 信号完整性

30、 电源去耦3五、描述你对集成电路工艺的熟悉集成电路是采纳半导体制作工艺，在一块较小的单晶硅片上制作上许多晶体管及电阻器、电容器等元器件，并依照多层布线或遂道布线的方式将元器件组合成完整的电子电路。（一）按功能结构分类模拟集成电路和数字集成电路（二）按制作工艺分类 厚膜集成电路和薄膜集成电路。 （三）按集成度高低分类 小规模集成电路、中规模集成电路、大规模集成电路和超大规模集成电路（四）按导电类型不同分类 双极型集成电路和单极型集成电路。 双极型集成电路的制作工艺复杂，功耗较大，代表集成电路有TTL、ECL、HTL、LST-TL、STTL等类型单极型集成电路的制作工艺简单，功耗也较低，易于制成大

31、规模集成电路，代表集成电路有CMOS、NMOS、PMOS等类型3六、列举几种集成电路典型工艺，工艺上常提到,指的是什么制造工艺：咱们常常说的微米、微米制程，确实是指制造工艺了。制造工艺直接关系到cpu的电气性能，而微米、微米那个尺度确实是指的是cpu核心中线路的宽度,MOS管是指栅长。37、请描述一下国内的工艺现状3八、半导体工艺中，搀杂有哪几种方式3九、描述CMOS电路中闩锁效应产生的进程及最后的结果Latch-up 闩锁效应，又称寄生PNPN效应或可控硅整流器( SCR, Silicon Controlled Rectifier )效应。在整体硅的CMOS管下，不同极性搀杂的区域间都会组成P-N结，而两个靠近的反方向的P-N结就组成了一个双极型的晶体三极管。因此CMOS管的下面会组成多个三极管，这些三极管自身就可能组