ImageVerifierCode 换一换
格式:DOCX , 页数:10 ,大小:355.30KB ,
资源ID:7543678      下载积分:3 金币
快捷下载
登录下载
邮箱/手机:
温馨提示:
快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。 如填写123,账号就是123,密码也是123。
特别说明:
请自助下载,系统不会自动发送文件的哦; 如果您已付费,想二次下载,请登录后访问:我的下载记录
支付方式: 支付宝    微信支付   
验证码:   换一换

加入VIP,免费下载
 

温馨提示:由于个人手机设置不同,如果发现不能下载,请复制以下地址【https://www.bingdoc.com/d-7543678.html】到电脑端继续下载(重复下载不扣费)。

已注册用户请登录:
账号:
密码:
验证码:   换一换
  忘记密码?
三方登录: 微信登录   QQ登录  

下载须知

1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。
2: 试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
3: 文件的所有权益归上传用户所有。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 本站仅提供交流平台,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

版权提示 | 免责声明

本文(数子电子时钟课程设计报告Word格式文档下载.docx)为本站会员(b****4)主动上传,冰点文库仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知冰点文库(发送邮件至service@bingdoc.com或直接QQ联系客服),我们立即给予删除!

数子电子时钟课程设计报告Word格式文档下载.docx

1、设计报告一、设计的目的1、熟悉巩固所学的理论知识与实践技能。2、学习掌握工程初步设计的基本技能。3、培养学生查阅技术资料的能力,培养学生综合运用所学理论知识和实践知识独立完成课题的工作能力。二、设计的目的数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更长的使用寿命,因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。 因此,我们此次设计数字钟就是为了了解数字中的原理,从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及使用方法。且由于数字钟包括组

2、合逻辑电路和时序电路。通过它可以进一步学习和掌握各种组合逻辑电路和时序电路的原理。三、设计原理1.实验器件(1)电路板(1块)(2)电阻(2个2.4千欧)(3)瓷片电容(1个0.1微法,一个0.01微法)(4)555集成芯片(1片)(5)CC4518芯片(5片)(6)74LS00(1片)(7)74LS04(1片)(8)74LS47(6片)(9)共阳七段显示器(6片)(10)导线(若干)2逻辑原理数字电子钟的逻辑框图如下图所示。它是由振荡电路、分频器、计数器、译码器、显示器组成。555集成芯片构成的振荡电路产生的信号经过分频器作为秒脉冲,秒脉冲送入计数器,计数结果通过“时”、“分”、“秒”译码器

3、传送到显示器显示时间。3单元电路设计(1)振荡器石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它还具有压电效应,在晶体某一方向加一电场,则在与此垂直的方向产生机械振动,有了机械振动,就会在相应的垂直面上产生电场,从而机械振动和电场互为因果,这种循环过程一直持续到晶体的机械强度限止时,才达到最后稳定。这用压电谐振的频率即为晶体振荡器的固有频率。从电路的体积、成本以及分频方便考虑,数字计时器通常采用石英晶振频率为32768Hz,经过分频电路得到频率1Hz的脉冲信号。这里由集成电路定时器555与RC组成多谐振荡器。图如下。(2)分频器 由于振荡器产生的频率很高,要得到秒脉冲,需要分频

4、电路。分频器的作用是将由石英晶体产生的高频信号分频为基时钟脉冲信号和扩展部分所需的频率。本实验有集成电路定时器555与RC组成的多谐振荡器,产生2KHz的脉冲信号。故采用2片中规模集成电路计数器CD4518来实现,得到需要的秒脉冲信号。CD4518可以组成二分频电路和十分频电路。如下图,图1为二分频电路,图2为十分频电路。(3)计数器秒脉冲信号经过6级计数器,分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时。“秒”“分”计数器为六十进制,小时为二十四进制。六十进制计数器上图是秒秒显示电路设计图,右边为秒个位,左边为秒十位。秒个位的电路中置零引脚和时钟输入端CP1必须接地,这

5、是因为CMOS的引脚不能悬空,否则会影响实验结果,CP0接秒脉冲信号,考虑到秒个位计数到9的时候必须进位,所以在显示0的同时输出一个进位信号,输出0000,当输出为0000时提供一个进位信号至秒十位的时钟输入端,秒十位另一个时钟输入端接地,当秒十位计数器到5时,在输出0110时提供一个信号到秒十位计数器的置零端,使其实现01100000,即六十进制。上图是分计数显示电路设计图,原理与秒计数显示电路接近,分个位的时钟输入端接来自秒十位的进位信号,另一个时钟输入端接地。二十四进制计数器 上图是是计数器显示电路图,与分、秒不同的是这一块是24进制,当时十位为0、1的时候,时个位正常从09现实,当十位

6、为2时,是0、1、2、3,然后就回到0,因此在置零这一部分接法不同于分、秒计数显示电路,考虑到当时计数器为23时必须变成00,即当时十位输出为0010,时个位输出为0100时,分别变成0000、0000.到时十位个时个位都必须置零。(4)译码器译码是指把给定的代码进行翻译的过程。计数器采用的码制不同,译码电路也不同。这里采用6片74LS47芯片译码。(5)显示器显示系统用七段发光二极管来显示译码器输出的数字,显示器有两种:共阳极显示器或共阴极显示器。这里采用共阳极显示器。四、电路组图五、心得体会经过这段时间的课程设计,我学到了许多东西,对课本上的内容的理解加深了印象,同时也学会了一种学习的态度

7、。理论要联系实践,当然实践也离不开理论,由于对课本的内容还不是很熟悉,所以在做这个课程设计前,我先把课本的重点知识复习了一遍,时序逻辑电路、组合逻辑电路等,然后就是到图书馆查找相应的资料,抱着好几本书就在那里认真地查,查的过程中也看到了很多关于CMOS芯片的应用实例。这次课程设计也再次让我看到理论与实践的差别和联系,理论固然重要,然而我们要在实践中发现错误,并解决错误,也提高了自己的动手能力和实际解决问题的能力。一种学习态度:认真、严谨的学习态度。这就是我的另一个收获,不仅仅是做课程设计,无论是做什么研究,都必须要有一种认真严谨的学习态度,比如说,独立思考独立完成,认真接线,仔细检查等,这些都是对我们自身能力的一种培养,在以后的学习甚至工作中,很多东西都只能靠自己去独立思考完成,因此我们也藉此学会了一种独立思考的学习态度。无论最后的结果是怎样,你参与了,你就肯定有收获。在这几天可以说是废寝忘食的课程设计过程中,我也收获了许多,我仍然记得将课程设计做出来的时候,那种喜悦的心情,是难以形容的。

copyright@ 2008-2023 冰点文库 网站版权所有

经营许可证编号:鄂ICP备19020893号-2