西南交1112考试批次《数字电子技术基础A》复习题及参考答案Word下载.doc

1、任何逻辑函数都可以用卡诺图表示。逻辑函数的卡诺图是唯一的。同一个卡诺图化简结果可能不是唯一的。卡诺图中1的个数和0的个数相同。D3.和TTL电路相比，CMOS电路最突出的优点在于（可靠性高抗干扰能力强速度快功耗低4.用卡诺图法化简函数F（ABCD）=m（0,2,3,4,6,11,12）+d（8,9,10,13,14,15）得最简与-或式_。C5.逻辑函数F1、F2、F3的卡诺图如图1-2所示，他们之间的逻辑关系是。F3=F1F2F3=F1+F2F2=F1F3F2=F1+F36.八选一数据选择器74151组成的电路如图1-3所示，则输出函数为（）。7.某逻辑门的输入端A、B和输出端F的波形图1-

2、7所示，F与A、B的逻辑关系是：与非同或异或或8.卡诺图如图1-1所示，电路描述的逻辑表达式F=BC+AD+BD9.在下列逻辑部件中，不属于组合逻辑部件的是译码器编码器全加器寄存器四、主观题（共6道小题）10.如图3所示，为检测水箱的液位，在A、B、C、三个地方安置了三个水位检测元件，当水面低于检测元件时，检测元件输出低电平，水面高于检测元件时，检测元件输出高电平。试用与非门设计一个水位状态显示电路，要求：当水面在A、B之间的正常状态时，仅绿灯G亮；水面在B、C间或A以上的异常状态时，仅黄Y灯亮；水面在C以下的危险状态时，仅红灯R亮。参考答案：11.12.13.14.，15.用数据选择器组成的

3、多功能组合逻辑电路如图4所示。图中G1、G0为功能选择输入信号，X、Z为输入逻辑变量，F为输出逻辑函数。分析该电路在不同的选择信号时，可获得哪几种逻辑功能，请将结果填入表4中。数字电子技术基础A第2次作业本次作业是本门课程本学期的第2次作业，注释如下：一、单项选择题（只有一个选项正确，共5道小题）为了把串行输入的数据转换为并行输出的数据，可以使用（移位寄存器计数器存储器单稳态触发器的输出脉冲的宽度取决于（触发脉冲的宽度触发脉冲的幅度电路本身的电容、电阻的参数电源电压的数值为了提高多谐振荡器频率的稳定性，最有效的方法是（提高电容、电阻的精度提高电源的稳定度采用石英晶体振荡器保持环境温度不变已知时

4、钟脉冲频率为fcp，欲得到频率为0.2fcp的矩形波应采用（五进制计数器五位二进制计数器单稳态触发器多谐振荡器A在图1-8用555定时器组成的施密特触发电路中，它的回差电压等于（5V2V4V3V四、主观题（共8道小题）6.已知输入信号A、B、C的波形，试画出图2所示各电路输出（L1、L2、L3）的波形。设触发器的初态为0。7.逻辑电路如图4所示，试画出Q0、Q1、Q2的波形。设各触发器初态为0。8.MN=008进制计数器，MN=019进制计数器，MN=1014进制计数器，MN=1115进制计数器。某雷达站有3部雷达A、B、C，其中A和B功率消耗相等，C的功率是A的功率的两倍。这些雷达由两台发电

5、机X和Y供电，发电机X的最大输出功率等于雷达A的功率消耗，发电机Y的最大输出功率是X的3倍。要求设计一个逻辑电路，能够根据各雷达的启动和关闭信号，以最节约电能的方式启、停发电机。XY1设主从JK触发器的初始状态为0，CP、J、K信号如图题5.2.2所示，试画出触发器Q端的波形。D触发器逻辑符号如课本图题5.2.11所示，用适当的逻辑门，将D触发器转换成T触发器、RS触发器和JK触发器。数字电子技术基础A第3次作业本次作业是本门课程本学期的第3次作业，注释如下：一、单项选择题（只有一个选项正确，共4道小题）图1-4所示电路中，能完成Qn+1=逻辑功能的电路是（2.D/A转换电路如图1-5所示。电

6、路的输出电压0等于（4.5V-4.5V4.25V-8.25V用1K4位的DRAM设计4K8位的存储器的系统需要的芯片数和地址线的根数是（）16片，10根8片，10根8片，12根16片，12根八路数据选择器，其地址输入端（选择控制端）有个。8个2个3个4个四、主观题（共7道小题）5.用边沿JK触发器和最少的逻辑门设计一个同步可控2位二进制减法计数器。当控制信号X=0时，电路状态不变；当X=1时，在时钟脉冲作用下进行减1计数。要求计数器有一个输出信号Z，当产生借位时Z为1，其他情况Z为0。某组合逻辑电路的输入、输出信号的波形如图4所示。1写出电路的逻辑函数表达式；2用卡诺图化简逻辑函数；3用8选1

7、数据选择器74HC151实现该逻辑函数。分析如图5 a所示时序逻辑电路。（设触发器的初态均为0）1写出驱动方程、输出方程；2列出状态表；3对应图b所示输入波形，画出Q0、Q1及输出Z的波形。数字电子技术基础A第4次作业本次作业是本门课程本学期的第4次作业，注释如下：1.为将D触发器转换为T触发器，图1-2所示电路的虚线框内应是或非门与非门异或门同或门一位十进制计数器至少需要个触发器。345103.有一A/D转换器，其输入和输出有理想的线性关系。当分别输入0V和5V电压时，输出的数字量为00H和FFH，可求得当输入2V电压时，电路输出的数字量为80H67H66H5FH4.容量是512K8的存储器

8、共有512根地址线，8根数据线19根地址线，8根数据线17根地址线，8根数据线8根地址线，19根数据线。在双积分A/D转换器中，输入电压在取样时间T1内的平均值VI与参考电压VREF应满足的条件是_。|VI|VREF|VI|VI|=|VREF|无任何要求已知一时序电路的状态表如表题6.1.1所示，试作出相应的状态图。图题6.1.5是某时序电路的状态转换图，设电路的初始状态为01，当序列X=100110时，求该电路输出Z的序列。011010试画出图题7.2.1所示逻辑电路的输出（QAQD）的波形，并分析该电路的逻辑功能。S0=1表示右移操作，在这里是DSRQAQBQCQD。启动后，S1S0=11

9、，处于置数状态，1110被置入寄存器中，然后每来一个脉冲，寄存器循环右移，寄存器中的序列依次是1110110110110111。此时再来一个脉冲（即第四个脉冲）时，当QDQCQBQA瞬间变成1111，1110又被置入寄存器，回到起始状态，重又开始记数循环过程。所以它相当于一个四进制计数器的作用，也可以看作四分频电路。D为0表示产生一个有效宽度脉冲；E为0可能出现复位现象。数字电子技术基础A第5次作业本次作业是本门课程本学期的第5次作业，注释如下：三、主观题（共8道小题）设计一个组合逻辑电路。电路输入DCBA为8421BCD码，当输入代码所对应的十进制数能被4整除时，输出L为1，其他情况为0。1用或非门实现。2用3线-8线译码器74HC138和逻辑门实现。（0可被任何数整除，要求有设计过程，最后画出电路图）分析如图6所示时序逻辑电路1写出各触发器的激励方程、输出方程2写出各触发器的状态方程3列出电路的状态表并画出状态图4说明电路的逻辑功能。3.4.3试用2输入与非门和反相器设计一个4位的奇偶校验器，即当4位数中有奇数个1时输出为0，否则输出为1。（图在课本上）逻辑电路如图题5.2.6所示，已知CP和A的波形，画出触发器Q端的波形，设触发器的初始状态为0。