三输入或门版图设计Word文件下载.docx

1、旷课超过 2 天：得 10 分 得8分 得5分 得2分 得0分10 分设计、实验 能灵活运用相关专业知识，有较强的创新意430 分方案识，有独特见解，设计有一定应用价值。 动手能力强，能独立完成安装、调试等实际5实验技能 操作，能解决设计及实验过程中出现的问 10 分题。 注重团队合作，在小组中表现突出，对设计6小组表现 方案的制定及选取起主要作用，在实验操作 5 分过程中，承担主要执行者。 报告结构严谨合理；文理通顺，技术用语准设计报告质7量确，符合规范；图表完备、正确，绘图准确、 20 分符合国家标准；。 合计评语：评分等 级： 评阅人： 日 期：（优秀、良好、中等、及格、不及格）职称：目

2、录 1 绪论 . 11.1 设计背景. 1 1.2 版图设计方法 . 2 1.3 设计目标. 2 2 三输入或门电路. 2 2.1 电路结构. 2 2.2 三输入或门电路仿真. 4 2.3 三输入或门电路的版图绘制 . 4 2.4 三输入或门版图电路仿真.10 2.5LVS 检查匹配.10 3 总 结.12 参考文献 . 131 绪论1.1 设计背景随着集成电路技术的日益进步，使得计算机辅助设计（CAD）技术已成为电 路设计师不可缺少的有力工具1。 国内外电子线路 CAD 软件的相继推出与版本更 新，使 CAD 技术的应用渗透到电子线路与系统设计的各个领域，如芯片版图的绘 制、电路的绘图、模拟

3、电路仿真、逻辑电路仿真、优化设计、印刷电路板的布线 等。 CAD 技术的发展使得电子线路设计的速度、质量和精度得以保证。 在众多的 CAD 工具软件中，Spice 程序是精度最高、最受欢迎的软件工具，tanner 是用来 IC 版图绘制软件，许多 EDA 系统软件的电路模拟部分是应用 Spice 程序来完成 的，而 tanner 软件是一款学习阶段应用的版图绘制软件，对于初学者是一个上 手快，操作简单的 EDA 软件。 Tanner 集成电路设计软件是由 Tanner Research 公司开发的基于 Windows 平台的用于集成电路设计的工具软件。 该软件功能十分强大，易学易用，包括 S-

4、Edit，T-Spice，W-Edit，L-Edit 与 LVS，从电路设计、分析模拟到电路布局 一应俱全。 其中的 L-Edit 版图编辑器在国内应用广泛，具有很高知名度。 L-Edit Pro 是 Tanner EDA 软件公司所出品的一个 IC 设计和验证的高性能 软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从 IC 设 计到输出，以及最后的加工服务，完全可以媲美百万美元级的 IC 设计软件。 L-Edit Pro 包含 IC 设计编辑器（Layout Editor）、自动布线系统（Standard Cell Place & Route） 、线 上设计 规则 检

5、查 器（ DRC）、 组件 特性 提取 器（ Device Extractor）、设计布局与电路 netlist 的比较器（LVS）、CMOS Library、Marco Library，这些模块组成了一个完整的 IC 设计与验证解决方案2。 L-Edit Pro 丰富完善的功能为每个 IC 设计者和生产商提供了快速、易用、精确的设计系统。 虽然 SPICE 开发至今已超过 20 年，然而其重要性并未随着制程的进步而降 低。 就国内的设计环境而言，商用的 SPICE 模拟软件主要有 Hspice、Pspice、 SBTspice、SmartSpice 与 Tspice 等。 HSpice 是

6、Spice 程序应用在 PC 上的程序，它的主要算法与 Spice 相同。 由 于 HSpice A/D 程序集成了模拟与数字电路的仿真运算法，它不仅可以仿真单一1的模拟电路或数字电路，而且可以有效、完善地仿真模拟和数字混合电路。 经过 多年的改版，HSpice A/D 以其强大的功能及高度的集成性而成为先进最受欢迎 的电路仿真软件。 1.2 版图设计方法可以从不同角度对版图设计方法进行分类。 如果按设计自动化程度来分，可 将版图设计方法分成手工设计和自动设计 2 大类。 如果按照对布局布线位置的限 制和布局模块的限制来分，则可把设计方法分成全定制（fullcustom）和半定制 （semic

7、ustom）2 大类。 而对于全定制设计模式，目前有 3 种 CAD 工具服务于他： 几何图形的交互图形编辑、符号法和积木块自动布图。 对于两极运算放大器版图 设计的例子，采用的是 Tanner 公司的 LEdit 软件2。 这是一种广泛使用在微机 上的交互图形编辑器。 设计者将手工设计好的版图草图用一个交互图形编辑器输 入计算机并进行编辑。 因而此方法也被分类成手工设计方法。 因为手工设计方法 不可避免的会产生误会，因此，必须在版图编辑后进行版图验证。 版图验证包括 设计规则检查 DRC （a design rule checker）、电学规则检查 ERC（a electrics rule

8、checker）、版图参数提取 LPE（layout parameter extraction）、版图和原 理图对照检查 LVS（layout vs schematic）。 当然这些验证 LEdit 就可以完成。 1.3 设计目标1.用 MOS 场效应管实现三输入或门电路。 2.用 tanner 软件中的原理图编辑器 S-Edit 编辑三输入或门电路原理图。 3.用 tanner 软件中的 W-Edit 对三输入或门电路进行仿真，并观察波形。 4.用 tanner 软件中的 L-Edit 绘制三输入或门版图，并进行 DRC 验证。 5.用 W-Edit 对三输入或门的版图电路进行仿真并观察波形

9、。 6.用 tanner 软件中的 layout-Edit 对三输入或门进行 LVS 检验观察原理图 与版图的匹配程度。 2 三输入或门电路2.1 电路结构用 CMOS 实现三输入或门电路，PMOS 和 NMOS 管进行全互补连接方式，栅2极相连作为输入，电路上面是三个 PMOS 并联，PMOS 的漏极与下面 NMOS 的漏极 相连接反相器作为输出，POMS 管的源极和衬底相连接高电平，三个 NMOS 管的源 极与衬底相连接低电平，原理图如图 1 三输入或门电路原理图所示。 图 1 三输入或门电路原理图其工作原理为： 当 A=0,B=0,C=0 时，Y=0； 当 A=0,B=0,C=1 时，Y

10、=1； 当 A=0,B=1,C=0 时，Y=1； 当 A=0,B=1,C=1 时，Y=1； 当 A=1,B=0,C=0 时，Y=1； 当 A=1,B=0,C=1 时，Y=1； 当 A=1,B=1,C=0 时，Y=1； 当 A=1,B=1,C=1 时，Y=1； 即当输入 A,B,C 都为 0 时，与其相连的 PMOS 管导通，与其相连的 NMOS 管截 止，与 GND 相连的 NMOS 导通，输出为 GND 的值； 当输入 A=0，B=0，C=1 时，与 C 相连的 NMOS 管导通，输出为 C 的值； 当输入 A=0，B=1，C=0 时，与 B 相连的 NMOS 管导通，输出为 B 的值； 当

11、输入 A=0，B=1，C=1 时，与 B,C 相连的 NMOS 管导通，输出为 B 或者 C 的 值； 当输入 A=1，B=0，C=0 时，与 A 相连的 NMOS 管导通，输出为 A 的值； 当输入 A=1，B=0，C=1 时，与 A,C 相连的 NMOS 管导通，输出为 A 或者 C 的 值； 当输入 A=1，B=1，C=0 时，与 A,B 相连的 NMOS 管导通，输出为 A 或者 B 的 值； 当输入 A=1，B=1，C=1 时，与 A,B,C 相连的 NMOS 管导通，输出为 A 或者 C3或者 B 的值。 2.2 三输入或门电路仿真给三输入或门的输入加激励，高电平为 Vdd=5V，

12、低电平为 Gnd，并添加输入 输出延迟时间，进行仿真，并输出波形；波形图如下图 2 三输入或门电路输入输 出波形图所示。 图 2 三输入或门电路输入输出波形图 2.3 三输入或门电路的版图绘制用 L-Edit 版图绘制软件对三输入或门电路进行版图绘制，同时进行 DRC 验 证，查看输出结果，检查有无错误；基本操作步骤是： （1）打开此程序。 （2）另存新文件：选择 FileSave As。 （3）取代设定：选择 FileReplace Setup 命令，单击右侧的 Browser， 选 择 C:UserszclDocumentsTanner EDATanner Tools v13.0L-Edi

13、t andLVSSPRLightsLayoutlights.tdb 文件，然后点击 ok，会出现警告，按确 定钮。 （4）绘制 PMOS 和 NMOS：先绘制 N Well 图层，再绘制 Active 图层,然后绘 制 P Select 图层，然后绘制 Poly 图层，然后绘制 Active Contact 图层，最后 绘制 Metal1 图层 pmos 和 nmos 绘制结果如图 3pmos 绘制图和图 4nmos 绘制图所 示。 4图 3 pmos 绘制图图 4 nmos 绘制图（5）绘制 pmos 和 nmos 组件：绘制方法同绘制 pmos 和 nmospmos 相同，pmos 和 n

14、mos 组件绘制结果如图 5pmos 和 nmos 组件绘制图所示。 图 5 pmos 和 nmos 组件绘制图（6）编辑或门及连接栅极 Poly：新建 cell 命名为 or，在组件列表中选 择绘制的组件进行或门编辑。 将放置的组件在 or 中按位置放置好，然后根据逻 辑关系绘制连接栅极的多晶层。 由于电路的 pmos 与 nmos 的栅极极是要相连 的，故直接以 Poly 图层将 pmos 与 nmos 的 Poly 相连接，绘制出 Poly，绘制 后进行 DRC 检查，如图 6 连接栅极 Poly 图所示。 5图 6 连接栅极 Poly 图（7）连接源漏极：电路的 nmos 漏极与 pm

15、os 漏极是相连的，则以 Metal1 连 接即可，利用 Metal1 将图中的 nmos 与 pmos 的右边扩散区有接触点处相连接， 绘制 Metal1，绘制后进行 DRC 检查，如图 7 连接源漏极图所示。 图 7 连接源漏极图（8）绘制电源线和地线：由于电路需要有 Vdd 电源与 GND 电源，电源绘制 是以 Metal1 图层表示，利用 Metal1 将图中 pmos 上方与 nmos 下方各绘制一个 电源图样，绘制后进行 DRC 检查，如图 8 绘制电源线和地线图所示。 图 8 绘制电源线和地线图6（9）加入 Vdd 与 GND 节点名：单击工具栏中插入节点按钮，再到编辑窗口 中用

16、鼠标左键拖曳出一个与上方电源图样重叠的方格后，将出现 Edit Object（s） 对话框，在 On 文本框中选中 Metal1 层，在 Port name 文本框中输入节点名称 为 Vdd，在 Text Alignment 选项组中选择文字相对于框的位置的右上方，单击 “确定”按钮,同样的方法标出 GND。 （10）接电源线与地线：将电源线与地线和 pmos，nmos，guardpmos，guardnmos 连接起来，完成后 DRC 检查如图 9 连接电源线与地线图所示。 图 9 连接电源线与地线图（11）接或非门和反相器：先绘制反相器输入端口，先在编辑窗口空白处进 行编辑，先绘制 Poly

17、 Contact 图层，再绘制 Poly 图层，接着绘制 Metal1 图 层使之重叠于 Poly Contact 图样上，最后将此输入端口图形群组起来，在 Group CellName 文本框中输入名称 portA，之后单击 OK 按钮。 将 portA 移至反相器输 入端，连接非门和反相器，DRC 检查，如图 10 连接或非门和反相器图所示。 图 10 连接或非门和反相器图7（12）入输入端口：先绘制 Poly Contact 图层，再绘制 Poly 图层，接着 绘制 Metal1 图层使之重叠于 Poly Contact 图样上，接着在 Metal1 上要绘制 Via 图层，Via 图层

18、是用来连接 Metal1 图层与 Metal2 图层的接触孔，接着绘 制 Metal2 图层，它要与图层 Via 与 Metal1 重叠，DRC 检查端口如图 11 端口图 所示。 图 11 端口图（13）端口图形群组起来，先选中组合区域部分，再选择 DrawGroup 命 令，会出现 Group 对话框。 在 Group CellName 文本框中输入名称 portA，之后 单击 OK 按钮。 将 port A 部分移至与非门栅极的位置当成输入端口，结果如图 所示。 注意，在放置时 Metal1 与 Metal1 之间要距离 3 个格点以上，并要以设 计规则检查无误才可，复制 port A

19、放置到另一个输入端口，通过 R 键来旋转 portA，最后 DRC 检查，如图 12 加入输入端口图所示。 图 12 加入输入端口图（14）在 port A 组件上加入节点名称作为输入点，需利用加入节点按钮。 再在 Layers 面板的下拉列表中选择 Metal2 选项，使 Metal2 图样被选取，再 到编辑窗口中用鼠标左键拖曳出一个与 port A 组件的 Metal2 图样重叠的方格 后，会出现 Edit Object（s）对话框，在 Port name 文本框输入输入端口名称为 A，在 Text Alignment 选项组选择文字相对于框的位置的左边，再单击“确定”8按钮，同样的方法标

20、出 B 和 C 输入端口，如图 13 加入节点名图所示。 图 13 加入节点名图（15）加入输出端口：与门有一个输出端口，先绘制 Via 图层，在反相器 的 Metal1 图层上画出横向两格、纵向两格的方形，接着绘制 Metal2 图层，它 要与 Via 与 Metal1 图层重叠，进行 DRC 检查。 将绘制的输出端口取名为 F，要 利用加入节点按钮。 再在 Layers 面板的下拉列表中选择 Metal2 选项，使 Metal2 图样被选取，再到编辑窗口中用鼠标左键拖曳出一个与刚绘制的 Metal2 图样重 叠的方格后，出现 Edit Object（s）对话框，在 Port name 文本

21、框中输入输入端 口名称“F”，在 Text Alignment 选项组中选择文字相对于框的位置的右边，再 单击“确定”按钮，如图 14 加入输出端口图所示。 图 14 加入输出端口图至此，一个三输入或门完成版图绘制，版图及版图截面图如图 15 三输入或 门电路版图及 DRC 验证结果图和图 16 三输入或门版图截面图所示。 9图 15 三输入或门电路版图图 16 三输入或门电路版图截面图2.4 三输入或门版图电路仿真 对已设计完成的三输入或门版图电路进行仿真，添加激励、电源和地，观察输入输出波形，输入输出波形如图 17 三输入或门电路版图输入输出波形图所示。 图 17 三输入或门电路版图输入输

22、出波形图三输入或门电路的版图仿真波形与原理图的仿真输出波形基本一致，并且符 合输入输出的逻辑关系，电路的设计正确无误。 2.5LVS 检查匹配三输入或门电路进行 LVS 检查验证，首先添加输入输出文件如图 18 电路图 网表图和 19 版图网表图所示，选择要查看的输出，观察输出结果检查三输入或 非门电路原理图与版图的匹配程度。 首先导入网表，如图 20 导入网表图所示， 输出结果如图 21 电路 LVS 检查匹配图所示。 10图 18 电路图网表图图 19 版图网表图图 20 导入网表图11图 21 电路 LVS 检查匹配图网表匹配，设计无误。 3 总结通过这次课程设计，学习使用工具tanne

23、r 软件。 并使用 tanner 软件对 三输入或门模拟电路进行了绘制，并其电路进行了仿真。 在此过程中对 IC 集成 电路的原理图和版图的绘制及仿真，对模拟电路的工作原理有了进一步的了解。 典型的模拟电路的设计借助典型器件特性的探讨、运用 tanner 软件对模拟电路 的原理图进行绘制，并进行了电路仿真，熟悉了 tanner 在此方面的应用，对这 两个软件有了更深刻的了解。 这次课程设计，学习了新软件，对其从一无所知到了解，这其中遇到了许多 问题。 在用 tanner 绘制版图时由于对其结构不是特别熟悉导致出现问题。 PMOS 要使用 P select,N well,NMOS 要使用 N select。 以至于浪费了挺多时间。 以后 在学习的过程中一定要把理论知识掌握熟练，再进行实践。 总的来说这次课程设计还是很有意义的，对自己专业也有了更深的了解。 同 时，学会了电路版图的绘制及仿真。 在此次课程设计中也遇到了很多问题，多亏老师的指导和同学的帮助，能够 按时完成设计。 12参考文献1孙肖子.CMOS 集成电路设计基础.第二版,高等教育出版社,2008. 2刘刚等著.微电子器件与 IC 设计基础.第二版.科学出版社,2009. 3钟文耀,郑美珠.CMOS 电路模拟与设计基于 Hspice.全华科技图书股份有限公司印行,2006.13