VLSI设计基础复习资料.doc

1、VLSI设计基础复习资料1. 为什么CMOS（含BiCMOS）工艺成为VLSI主流工艺？其最大特点是什么？ 在微电子技术领域，集成电路的制造有两个主要的实现技术：双极技术与MOS技术。CMOS以其结构简单，集成度高，耗散功率小等优点，成为当今VLSI制造的主流技术。其最大特点是耗散功率小。2. 说明MOS器件的基本工作原理。它与BJT基本工作原理的区别是什么？MOS器件基于表面感应的原理，是利用垂直的栅压VGS实现对水平IDS的控制。它是多子（多数载流子）器件。用跨导描述其放大能力。 双极型晶体管(BJT)是利用发射结、集电结成的体内器件，由基极电流控制集电极电流的两种载流子均起作用的器件。用

2、电流放大系数描述其放大能力。3. 为什么说硅栅工艺优于铝栅工艺？ 硅栅工艺是利用重掺杂的多晶硅来代替铝做为MOS管的栅电极，使MOS电路特性得到很大改善，它使|VTP|下降1.1V，也容易获得合适的VTN值并能提高开关速度和集成度。硅栅工艺具有自对准作用，这是由于硅具有耐高温的性质。栅电极，更确切的说是在栅电极下面的介质层，是限定源、漏扩散区边界的扩散掩膜，使栅区与源、漏交迭的密勒电容大大减小，也使其它寄生电容减小，使器件的频率特性得到提高。另外，在源、漏扩散之前进行栅氧化，也意味着可得到浅结。铝栅工艺为了保证栅金属与漏极铝引线之间看一定的间隔，要求漏扩散区面积要大些。而在硅栅工艺中覆盖源漏极

3、的铝引线可重迭到栅区，这是因为有一绝缘层将栅区与源漏极引线隔开，从而可使结面积减少30%-40%。硅栅工艺还可提高集成度，这不仅是因为扩散自对准作用可使单元面积大为缩小，而且因为硅栅工艺可以使用“二层半布线”即一层铝布线，一层重掺杂多晶硅布线，一层重掺杂的扩散层布线。由于在制作扩散层时，多晶硅要起掩膜作用，所以扩散层不能与多晶硅层交叉，故称为两层半布线铝栅工艺只有两层布线：一层铝布线，一层扩散层布线。硅栅工艺由于有两层半布线，既可使芯片面积比铝栅缩小50%又可增加布线灵活性。当然，硅栅工艺较之铝栅工艺复杂得多，需增加多晶硅淀积、等离子刻蚀工序，而且由于表面层次多，台阶比较高，表面断铝，增加了光

4、刻的困难，所以又发展了以Si3N4作掩膜的局部氧化LOCOS (Local Oxidation Isolation for MOSIC) 工艺，或称等平面硅栅工艺。4. 画出MOS器件的输出特性曲线。指出MOS器件和BJT输出特性曲线的异同。双极性晶体管的输出特性曲线形状与MOS器件的输出特性曲线相似，但线性区与饱和区恰好相反。MOS器件的输出特性曲线的参变量是VGS ，双极性晶体管的输出特性曲线的参变量是基极电流IB。5. 画出增强型(Enhancement) NMOS晶体管和耗尽型(Depletion)NMOS晶体管的输出特性曲线。标出它们阈值电压VT(Threshold voltage)

5、 、 夹断电压VP (pinch-off)的符号。耗尽型NMOS晶体管夹断电压VP的符号为负。增强型NMOS晶体管阈值电压VT的符号为正。6. 列出影响MOS晶的阈值电压VT 的因素。为什么硅栅NMOS器件相对于铝栅NMOS器件容易获得增强型器件？ 第一个影响阈值电压的因素是作为介质的二氧化硅(栅氧化层)中的电荷Qss以及电荷的性质。第二个影响阈值电压的因素是衬底的掺杂浓度。 第三个影响阈值电压的因素是由栅氧化层厚度tOX决定的单位面积栅电容的大小。 第四个对器件阈值电压具有重要影响的参数是栅材料与硅衬底的功函数差MS的数值。铝栅的MS为-0.3V硅栅为+0.8V。所以硅栅NMOS器件相对于铝

6、栅NMOS器件容易获得增强型器件。7. 写出MOS晶体管的线性区、饱和区和截止区的电流-电压特性方程。何谓萨式方程？萨式方程就有MOS晶体管的电流-电压特性方程。8. 说明MOS晶体管的最高工作频率同栅极输入电容之间的关系。MOS晶体管的最高工作频率栅极输入电容正比于栅区面积乘单位面积栅电容。9. 什么是MOS晶体管的衬底偏置效应？CMOS倒相器有衬底偏置效应吗？当MOS晶体管的源极和衬底不相连时，即VBS (Bulk-Source) 0 的情况，由基本的pn结理论可知，处于反偏的pn结的耗尽层将展宽。由于栅电容两边电荷守衡，所以，在栅上电荷没有改变的情况下，耗尽层电荷的增加，必然导致沟道中可

7、动电荷的减少，从而导致导电水平下降。若要维持原有的导电水平，必须增加栅压，即增加栅上的电荷数。对器件而言，衬底偏置电压的存在，将使MOS晶体管的阈值电压的数值提高。对NMOS，VTN更正，对PMOS，VTP更负，即阈值电压的绝对值提高了。CMOS倒相器没有衬底偏置效应，但CMOS传输门有。10. 为什么通常PMOS管的(WL)P 比NMOS管的宽长比(WL)N大？大多少倍？因为有效电子迁移率比有效空穴迁移率约高出2.5倍，为保证导电因子相等，进而保证有对称的电流特性、跨导等，往往在设计输出级电路时，要求PMOS管的(WL)P 比NMOS管的宽长比(WL)N大2.5倍。11. NMOS传输门和P

8、MOS传输门在传输高电平和低电平时，各有什么特点。NMOS传输门在传输高电平时，有阈值电压损耗，NMOS传输门可以完全地传输低电平。PMOS传输门在传输低电平时，有阈值电压损耗，PMOS传输门可以完全地传输高电平。12. 何谓三态逻辑？三态门是一种非常有用的逻辑部件，它被广泛地应用在总线结构的电路系统中。所谓三态逻辑，是指该逻辑门除了正常的“0”、“1”两种输出状态外，还存在第三态：高阻输出态(Z)。13. 画出CMOS传输门的电路图，它有衬底偏置效应吗？CMOS传输门有衬底偏置效应。14. 电学设计规则包括哪些内容？包括3个方面，即工艺参数、晶体管的电学参数、电阻参数。15. 工艺对设计的制

9、约包括哪些方面？l) 最小加工尺寸和集成度对设计的制约。任何一条工艺线均有标称加工尺寸，这样的标称尺寸就决定了我们设计的MOS器件的沟道长度L。另一方面，即使是具有相同的标称尺寸，在各图形具体的加工精度上还有差别。工艺线的加工还有一个最大芯片尺寸(粗略地反应了集成度)的限制。 2)标准工艺流程对特殊工艺要求的制约。通常是要求设计迁就工艺，如果不是特别的需要，设计者尽量地不要增加额外的工艺要求。 3)工艺参数对设计的制约。由工艺决定的电路的重要参数有阈值电压、薄层电阻和单位面积电容等。16. 版图设计规则包括哪些内容？设计规则由两个子集组成：几何设计规则和电学设计规则。几何设计规则给出的是一组版

10、图设计的最小允许尺寸，设计者不能突破这些最小尺寸的限制，也就是说，在设计版图时对这些位置的版图图形尺寸，只能是大于或等于设计规则的描述，而不能小于这些尺寸，它是集成电路版图设计的依据。这些规定是以掩膜版各层几何图形的宽度、间距及重叠量等最小容许值的形式出现的。设计规则本身并不代表光刻、化学腐蚀、对准容差的极限尺寸，它所代表的是容差的要求。电学设计规则给出的是将具体的工艺参数及其结果抽象出的电学参数，是电路与系统设计、模拟的依据17. 说明图4-4所示硅栅NMOS或非结构ROM的局部版图的区别。图4-4(a)所示的硅栅NMOS或非结构ROM的版图，以多晶硅条为字线(图中水平线)，以铝线做位线(图

11、中竖直线)，以n+扩散区做地线，并且地线间隔排列即采用共用地线(共用源区)结构，在需要制作NMOS管的字线、位线交叉点处做一个n+扩散区形成源漏，与水平硅栅构成NMOS晶体管。图4-4(b)则显示了另一种结构的硅栅NMOS ROM。与(a)图不同的是，它在所有的字线、位线交义点都制作NMOS管，所不同的是有的NMOS管能够在正常信号下工作，有的则不能工作。它采用离子注入的方法，在不需要NMOS管的地方，预先在多晶硅下注入硼离子，使此处的衬底表面P型杂质浓度提高，使NMOS管的阈值电压提高到大于电源电压，这样，字线上的信号不能使此处的NMOS管导通，从而该NMOS管不起作用，达到选择的效果。 在

12、这两种结构中值得注意的是，由于用扩散区做地线，为防止扩散电阻使地线的串联电阻过大，ROM块不能很大，对大容量ROM应分块处理。18. 说明采用离子注入方法确定晶体管选择的优点。 采用离子注入的方法确定晶体管的选择的优点是：结构简单，对不同的数据或逻辑，只需块掩模版就可以加以确定；保密性好，由于离子注入采用的是光刻胶保护，注入完毕后去除光刻胶，在硅片表面不留图形痕迹。19. 说明如图所示采用标准CMOS结构MUX电路中，逻辑电平提升电路的工作原理。逻辑电平提升电路是一个由倒相器和PMOS管组成的正反馈回路。当NMOS结构的MUX在传输高电平时，随着Z端电位不断地上升(对节点电容充电)，倒相器的输

13、出电位不断地下降，使得PMOS管由原先的截止转向导通，加快了Z点电位的提升速度，这时，即使MUX中的NMOS管已经截止(因为阈值损耗)，通过导通的PMOS管仍然能够将Z点的电位提升到电源电压VDD。另一方面，在MUX的输出端还同时得到了一个反相的信号，增加了逻辑运用的灵活性。20. 依据下表，设计一个实现四种逻辑操作的电路，其中控制信号为K1K0，逻辑输入为A、B，当K1K0=00时，实现A、B的与非操作；当K1K0=01时，实现A、B的或非操作；当K1K0=10时，实现A、B的异或操作；当K1K0=11时，实现A信号的倒相操作。 分析：首先，我们可以确定采用四到一MUX能够实现所需的四种逻辑

14、操作，接下来的任务是产生所需的四种控制编码C3C0，同时，这四种控制编码又对应了外部的二位控制信号K1K0，因此，该逻辑应由两部分组成：编码产生与控制逻辑和四到一的MUX。 查表可知，当实现A、B与非操作时，C0C3为1110；当实现A、B或非操作时，C0C3为1000；当实现A、B异或操作时，C0C3为0110；当实现A信号倒相操作时，C0C3为1010；21. 用或非-或非结构的PLA设计一个实现四种逻辑操作的电路，其中控制信号为K1K0，逻辑输入为A、B，当K1K0=00时，实现A、B的与非操作；当K1K0=01时，实现A、B的或非操作；当K1K0=10时，实现A、B的异或操作；当K1K

15、0=11时，实现A信号的倒相操作。解：依题意可知，22. 门阵列的单元库通常提供什么信息？ 门阵列的单元库可提供如下信息：(1)单元库具备单元电路图、逻辑图、功能描述、电学参数等电路单元信息，并以手册形式提供给ASIC设计者选用； (2)提供门阵列设计所需要的图形符号库，电路功能库、单元内部版图数据库，以供特定的CAD系统应用；(3)提供与工艺制造相关的资料、信息； (4)提供单元电路的几何尺寸、版图数据。 23. 为什么通常用四管单元做为CMOS门阵列的标准门？所谓的标准门是用于定义门阵列规模的参考。以现在被广泛应用的CMOS门阵列为例，它的规模是用标准二输入“与非门”或二输入“或非门”进行

16、定义。这样的一个标准门有两对MOS管：两只PMOS和两只NMOS，它也被称为四管单元。四管单元又可构成一个倒相器和一个传输门。如果说4000门规模，则表示在门阵列的内部将有16000只MOS管，这里并未计及I/O单元引入的晶体管数量。24. 如果门阵列采用双层金属布线，通常采用何种布线方式？如果门阵列的布线结构采用水平布线和垂直布线严格分层的设计规则。是双层金属引线，通常也是一层为水平布线，一层为垂直布线。25. 已知下列版图，提取出相应的电路图。26. 微处理器内部结构由哪几部分构成？ 微处理器的内部结构主要包括数据通路、控制通路和总线接口。数据通路为进行算术/逻辑运算的运算器，有存放操作数

17、和中间结果的寄存器堆和移位器等。控制通路包括指令寄存器、指令译码器和控制电路。总线接口部分包括数据总线和地址总线的缓冲器等。27. 下图是ALU的外部信号结构图。简要说明ALU是如何工作的。ALU是数据空间的最重要的单元，是微处理器的运算核心，程序所需的各种主要的算术运算和逻辑操作都是通过ALU完成。在控制代码的控制下产生不同的逻辑和算术函数，完成输入数据的处理，实现多种功能。ALU内部不需要对数据进行寄存，对输入数据立即产生反应，是组合逻辑结构。操作数A和B提供基本的输入数据，操作码作为控制信息，对所需的操作进行选择和控制，标志位表达操作属性。操作数的位数有微处理器的基本数据宽度决定，操作码

18、的位数有所需进行的操作与运算类型数量决定。 ALU的核心是全加器，配合相应的函数发生器即可进行多种算术运算和逻辑操作。 28. 什么是全加器？ 算术逻辑单元ALU是进行各种基本运算的部件，包括加、减等算术运算，与、或等逻辑运算以及移位运算，其中最主要的是加法。当两个输入的二进制数相加时，考虑到有进位的加法器称为全加器。29. 如图所示电路实现了四种逻辑操作，分析电路逻辑，完成下表。K1K0AiBiSi00B01B10AB11A130. 说明微处理器中堆栈的工作原理。堆栈是微处理器中的另一个重要的存储单元，它采用先进后出的存储和移位结构，一位堆栈的基本结构如图下所示。在微处理器中，对堆栈的基本操

19、作是压栈操作(PUSH)和弹出操作(POP)。压栈操作是将数据存入堆栈，并且每进行一个数据的压栈操作，前一次压入的数据往堆栈内部递进一位。弹出操作是将原先存入堆栈的数据取出，但每次弹出的数据是在堆栈中最靠近入口的数据，即后进先出。从图可以看出，堆栈是两个简单移位寄存器的重叠结构，其中一个是左进右出，另一个是右进左出。左进右出的移位寄存器是M1倒相器1 M6 倒相器2 M3 倒相器3 M8 倒相器4 。右进左出的移位寄存器是倒相器4 M4 倒相器3 M7 倒相器2 M2 倒相器l M5。数据出入堆栈的过程实际上是进行的数据的左右移位。堆栈的工作分为压栈，保持、弹出三种情况。控制信号SHR和TRR有效时，在1、2的控制下进行数据的压栈操作。在图所示结构中，数据通过M1被压入堆栈。 当TRR和TRL有效时，在1和2的作用下，数据是在由两级移位寄存器首尾相接的闭环中移动。在图中画有两个保持数据的闭环；倒相器1M6倒相器2M2，倒相器3M8倒相器4M4。在控制信号SHL和TRL有效时，在1、2的控制下进行数据的弹出操作，数据经M5弹出。 将多组这样的一位堆栈组织在一起，可以实现所需要字宽的堆栈。13