齐鲁师范学院专升本培训内部资料山东《微机原理与接口技术》复习Word下载.docx

1、9、 ASCII 码:美国标准信息交换码,用七位二进制编码来表示一个符号,共有 128个符号（27=128。10、 BCD 码:采用二进制数对每一位十进制数字进行编码的方法来表示一个十进制数,最常用的是 8421BCD 码,它是用 4位二进制数对十进制数的每一位进行编码。11、汉字的编码:也只能采用二进制编码形式,汉字编码标准 GB2312-80,包含一、二级汉字 6763个,其他符号 682个,每个符号都是用 14位（两个 7位二进制数进行编码,通常叫做国标码。新的国标汉字库已包括两万多个汉字和字符。第 2章 8086的汇编语言一、 8086CPU 两个独立的功能部件 EU 与 BIU :见

2、图执行部件（EU ,由通用计算器、运算器和 EU 控制系统等组成, EU 从 BIU 的指令队列获得指令并执行;总线接口部件（BIU ,由段寄存器、指令指针、地址形成逻辑、总线控制逻辑和指令队列等组成,负责从内存中取指令和取操作数。 二、 寄存器:14个 16位的寄存器段寄存器 CS 、 DS 、 ES 、 SS ,通用寄存器 AX 、 BX 、 CX 、 DX ,堆栈指针 SP 、基址指针 BP 、指令指针 IP ,标志寄存器、三、 标志位:6个状态标志、 3个控制标志。四、 寻址方式及物理地址:寻址方式:立即寻址、寄存器寻址、直接寻址、寄存器间接寻址、寄存器相对寻址方式、基址变址寻址方式、

3、相对基址变址寻址方式。 8086CPU 逻辑地址与物理地址的关系:1. CPU与存储器交换信息,使用 20位物理地址2. 程序中所涉及的都是 16位逻辑地址3. 物理地址 = 段基值 * 16 + 偏移地址4. 20条地址线 = 1M,（00000H FFFFFH5. 段起始地址必须能被 16整除五、 指令系统:1.数据传送类2.算术运算类3.逻辑运算与移位指令4.字符串处理5.控制转移指令6.处理器控制指令六、 伪指令及运算符 ;七、 DOS 功能调用 :八、 完整程序结构 :九、 顺序、分支、循环、子程序 结构的程序设计 :第 3章 8086/8088微处理器一、 引脚:1、 双列直插式的

4、封装形式,具有 40条引脚,采用分时复用的地址 /数据总线。2、 8086CPU外部数据总线 16位, 8088CPU 外部数据总线 8位。3、 复位（RESET 时 CPU 内寄存器状态: 1. PSW（FR、 IP 、 DS 、 SS 、 ES 清零 2. CS 置 FFFFH 3.指令队列变空4、 地址线 20位,直接寻址能力 1M.5、 主要引脚:AD0-7/15、 A16-19、 MN/MX、 IO/M（M/IO、 DT/R、 RESET 、 ALE 、 DEN 、 RD 、 WR 、 READY 、 NMI 、 INTR 、 INTA 、 HOLD 、 HLDA 、最大模式下的 S

5、0-2、二、 最小模式与最大模式及其系统配置:1、最小方式:MN/MX接 +5V决定了 8086工作在最小模式,用于构成小型单处理机系统。支持系统工作的芯片:时钟发生器 8284A 、总线锁存器 8282或 74LS373、总线收发器 8286或 74LS245。控制信号由 8086CPU 提供。2、最大方式:MN/MX接地,用于构成多处理机和协处理机系统多了 8288总线控制器。控制信号由 8288提供 。三、 时序:1、 指令周期、总线周期、时钟周期的概念及其相互关系:执行一条指令所需要的时间称为指令周期,一个 CPU 同外部设备和内存储器之间进行信息交换过程所需要的时间称为总线周期, 时

6、钟脉冲的重复周期称为时钟周期。一个指令周期由若干个总线周期组成,一个总线周期又由若干个时钟周期组成。 8086CPU 的 总线周期至少由 4个时钟周期组成,记做 T1、 T2、 T3、此外还有等待状态 Tw 、空闲状态 TI 。2、 最小 /最大模式下的主要总线周期:存读、存写、 I/O读、 I/O写、中断响应、总线保持、系统复位、第 4章 存储器及其接口一、半导体存储器分类:1. 随机存取存储器, RAM :（1 静态 RAM , SRAM （HM6116, 2K * 8（2 动态 RAM , DRAM ,需要刷新电路 （2164, 64K * 12. 只读存储器, ROM :（1掩膜 RO

7、M ,不能写入 （2 PROM,可编程 ROM ,一次性写入（3 EPROM,可擦除可编程 ROM （INTEL2732A , 4K * 8（4 EEPROM,电可擦除可编程 ROM二、半导体存储器的性能指标:1.存储容量 2.存取速度（存取时间,存取周期 3.可靠性 4.性价比三、 3级存储结构:CACHE 、主存、辅存。四、实现片选控制的三种方法:1. 全译码 2. 部分译码 （可能会产生地址重叠 3. 线选法地址重叠 -多个地址指向同一存储单元五、存储器芯片同 CPU 连接时应注意的问题:1. CPU总线的负载能力问题 2. CPU的时序同存储器芯片的存取速度的配合问题六、 16位微机系

8、统中,内存储器芯片的奇偶分体:1. 1M字节分成两个 512K 字节 （偶存储体,奇存储体2. 偶存储体同低 8位数据总线（D7 D0相连接,奇存储体同高 8位数据总线（D15 D8相连接3. CPU的地址总线 A19 A1同两个存储体中的地址线 A18 A0相连接, CPU 地址总线的最低位 A0和 BHE （低电平用来选存储体4. 要访问的 16位字的低 8位字节存放在偶存储体中,称为对准字,访存只需要一个总线周期;要访问的 16位字的低 8位字节存放 在奇存储体中,称为未对准字,访存需要两个总线周期5. 8088CPU数据总线是 8位,若进行字操作,则需要两个总线周期,第一个周期访问低位

9、,第二个周期访问高位七、存储器的字位扩展,使用 74LS138进行地址译码,画出连接图:CPU 为 8088或 8086、1. 容量计算及各存储器芯片的地址范围 2. 地址线的连接 （片内地址,片外地址3. 数据线的连接 4. 控制线的连接 （片选信号 CE ,写信号 WE ,输出信号 OE 等第 5章 输入输出及其接口一、 I/O接口、 I/O端口:I/O接口 -把外围设备同微型计算机连接起来实现数据传送的控制电路称为“外设接口电路”,即 I/O接口I/O端口 -I/O接口中可以由 CPU 进行读或写的寄存器被称为“端口”二、外设接口与 CPU 的信息传送:1. 外设接口通过微机总线（片总线

10、、内总线、外总线与 CPU 连接2. CPU同外设通过外设接口传递的信息:（1 数据信息,包括数字量、模拟量和开关量（2 状态信息,表示外设当前所处的工作状态 （3 控制信息用于控制外设接口的工作3. 数据信息、状态信息、控制信息都是通过数据总线来传送的三、 I/O端口的编址方式及其特点:1. 独立编址（专用的 I/O端口编址 -存储器和 I/O端口在两个独立的地址空间中（1 优点:I/O端口的地址码较短,译码电路简单,存储器同 I/O端口的操作指令不同,程序比较清晰;存储器和 I/O端 口的控制结构相互独立,可以分别设计。（2 缺点:需要有专用的 I/O指令,程序设计的灵活性较差。（3 80

11、86采用这种,专用指令 IN 和 OUT 。2. 统一编址（存储器映像编址 -存储器和 I/O端口共用统一的地址空间,当一个地址空间分配给 I/O端口以后,存储器就不 能再占有这一部分的地址空间不需要专用的 I/O指令, 任何对存储器数据进行操作的指令都可用于 I/O端口的数据操作, 程序设计比较灵活; 由于 I/O端口的地址空间是内存空间的一部分,这样, I/O端口的地址空间可大可小,从而使外设的数量几乎不受限制I/O端口占用了内存空间的一部分,影响了系统的内存容量;访问 I/O端口也要同访问内存一样,由于内存地 址较长,导致执行时间增加四、 微机系统中,数据传送的控制方式:1. 程序控制方

12、式,以 CPU 为中心,数据传送的控制来自 CPU ,通过预先编制好的程序实现数据的传送2. DMA方式,直接存储器访问,不需要 CPU 干预,也不需要软件介入的高速传送方式,而是由 DMAC 来控制,如 82373. I/O通道方式,即 I/O处理机方式,如 8089。其中,程序控制传送方式分为三种:1. 无条件传送方式,又称“同步传送方式”,用于外设的定时是固定的而且是已知的场合,外设必须在微处理器限定的指令时 间内准备就绪,并完成数据的接收或发送2. 查询传送方式,当 CPU 同外设工作不同步时,为保证数据传送的正确而提出的, CPU 必须先对外设进行状态检测,若外设已 “准备好”,才进

13、行数据传送3. 中断传送方式, 解决了 “无条件传送方式” 和 “查询传送方式” 只能串行工作的缺点, 为了使 CPU 和外设之间可以并行工作, 提出中断传送方式,采用中断方式传送数据时, CPU 从启动外设到外设就绪这段时间,仍在执行主程序,当“中断服务程序”执 行完毕后,则重新返回主程序。DMA 操作的基本方法:1. 周期挪用, DMA 乘存储器空闲时访问存储器,周期挪用不减慢 CPU 的操作2. 周期扩展, CPU 与 DMA 交替访问存储器,这种方法会使 CPU 处理速度减慢,一次只能传送一个字节3. CPU停机方式, CPU 等待 DMA 的操作,这是最常用的 DMA 方式,由于 C

14、PU 处于空闲状态,所以会降低 CPU 的利用率DMAC 及其传送方式:1. 在 DMA 传送方式中,对数据传送过程进行控制的硬件称为 DMA 控制器,即:DMAC2. DMAC的三种传送方式:（1 单字节传送方式 （2 成组传送方式 （3 请求传送方式DMAC 的基本功能:1. 能接收外设的 DMA 请求信号,并能向外设发出 DMA 响应信号2. 能向 CPU 发出总线请求信号,当 CPU 发出总线响应信号后,能接管对总线的控制权,进入 DMA 方式3. 能发出地址信息,对存储器寻址并修改地址指针4. 能发出读、写等控制信号,包括存储器访问信号和 I/O访问信号5. 能决定传送的字节数,并能

15、判断 DMA 传送是否结束6. 能发出 DMA 结束信号,释放总线,使 CPU 恢复正常工作第 6章 中断系统一、 8086的中断源:1、最多可处理 256种中断类型,每个中断都有一个中断类型码（0-255,每一个中断类型号都可以与一个中断服务程序相对应。 中断服务程序存放在存储区域内,而中断服务程序的入口地址存在内存储器的中断向量表内。,2、分为两类:外部中断（硬件中断:不可屏蔽中断 NMI 、可屏蔽中断 INTR ,内部中断（软件中断:除法错中断。溢出中断、单步中断、 INT N指令中断、3、 8086内部中断的特点:（1 中断类型码或者包含在指令中,或者是预先规定的 （2不执行 INTA

16、 总线周期（3 除单步中断外,任何内部中断都无法禁止 （4除单步中断外,任何内部中断的优先级都比任何外部中断的高 二、中断向量表:1. 中断向量表是存放中断服务程序入口地址（即:中断向量的表格2. 它存放在存储器的最低端,共 1024个字节,每 4个字节存放一个中断向量（形成一个单元,一共可存 256个中断向量3. 每个单元（4字节高地址的两个字节存放中断向量的段基值,低地址存放偏移量4. 每个单元（4字节的最低地址为向量表地址指针,其值为对应的中断类型码乘 4三、中断响应的条件:1设置中断请求触发器,发出中断请求信号2设置中断屏蔽触发器,当此触发器为“1”时,允许外设的中断请求才能被送出至

17、CPU 。3 CPU 处于开中断状态。4 CPU 在现行指令结束之后响应中断。四、中断响应的过程1发出中断响应信号。2同时自动关中断,即置中断允许触发器 IF 为“0”。3保存断点。4保护现场。5输入到中断服务程序逻辑的入口地址。五、 8086/8088中断处理过程1将中断类型码乘 4,指向中断向量表中的中断处理子程序的入口地址。2保存 CPU 的状态。3清除 IF 和 TF 的状态标志位。4保存原来执行的主程序的中断点。5转中断处理子程序入口地址。6执行中断处理子程序。7返回到被中断了的主程序的断点继续执行。五、 可编程中断控制器 8259A :1、 主要功能:1. 每一片 8259A 可管

18、理 8级优先权中断源,通过 8259A 的级联,最多可管理 64级优先权的中断源2. 对任何一级中断源都可单独进行屏蔽,使该级中断请求暂时被挂起,直到取消屏蔽时为止3. 能向 CPU 提供可编程的标识码,对于 8086CPU 来说就是中断类型码4. 具有 5种中断优先权管理方式:（1 完全嵌套方式 （2 自动循环方式 （3 特殊循环方式 （4 特殊屏蔽方式 （5 查询排序方式 2、 结构:由 8个基本组成部分:1. IRR, 8位中断请求寄存器,用来存放从外设来的中断请求信号 IR0 IR72. IMR, 8位中断屏蔽寄存器,用来存放 CPU 送来的屏蔽信号3. ISR, 8位中断服务寄存器,

19、用来记忆正在处理中的中断级别4. PR,优先级判别器,也称优先级分析器5. 控制逻辑 6. 数据总线缓冲器 7. 读 /写逻辑 8. 级联缓冲器 /比较器其中, IRR 、 IMR 、 ISR 、 PR 和控制逻辑五个部分是实现中断优先管理的核心部件3、 8259A 的中断结束方式:1. EOI命令方式:（1 普通 EOI 命令 （2 特殊 EOI 命令2. 自动 EOI 方式4、 8259A 的中断工作顺序 :1当它的一条或多条中断请求线（IR7IR0变为高电平时,它就使中断请求锁存器 IRR 相应的位置 1。2 8259A 分析这些请求,它就向 CPU 发出高电平有效信号 INT ,请求中

20、断服务。3当前一条指令执行完毕,且 IF=1时, CPU 响应中断请求,进入中断响应总线周期。4 8259A 接到来自 CPU 的第一个脉冲,把允许中断的最高优先级请求位,置入服务寄存器 ISR ,并把 IRR 中对应的位清零。5 CPU 在第二个总线周期,再次发出一个脉冲, 8259A 接到第二个脉冲,送出中断类型码, CPU 读取该类型码。第二个中断响应 周期,总线封锁撤销。5、中断级联方式:1.缓冲方式:8259A 通过总线驱动器和数据总线相连,这就是缓冲方式。2.非缓冲方式:当系统中只有单片 8259A 时,一般将它直接与数据总线相连。6、初始化命令字 ICW1-4、操作命令字 OCW

21、1-3、第 7章 可编程接口芯片一、简单 I/O接口芯片和可编程 I/O接口芯片的异同处:1. 相同点:都可实现 CPU 与外设间的数据传送,都具有暂存信息的数据缓冲器或锁存器2. 不同点:（1 简单接口芯片功能单一 （2 可编程接口芯片具有多种工作方式,可用程序来改变其基本功能二、简单 I/O接口芯片: 74LS373锁存器、 74LS244缓冲器、 74LS245数据收发器三、可编程并行接口芯片 8255A :1、 结构:三个 8位端口:PA 、 PB 、 PC ,端口地址 A1A02、工作方式: 1. 方式 0-基本输入 /输出,输出锁存,2. 方式 1-单向选通输入 /输出,输入输出均

22、锁存,仅限于 A 、 B 口, C 口用来提供相关联络信号3. 方式 2-双向选通输入 /输出,输入输出均锁存,仅限于 A 口使用, C 口提供联络信号联络信号的作用:1. STB（低电平:输入选通信号 2. IBF:输入缓冲器满信号 3. OBF（低电平:输出缓冲器满信号 4. ACK（低电平:输出时响应信号 5. INTR:中断请求信号 6. INTE:中断允许信号7. INTE1:方式 2,由 PC6置 /复位 8. INTE2:方式 2,由 PC4置 /复位3、初始化的两种控制命令字: 1. 方式选择控制字（D7=1 2. C口按位置 /复位控制字（D7=0 见图的应用：连接图、初始化

23、编程及数据传送编程， 4、8255 的应用：连接图、初始化编程及数据传送编程，见例题 并行标准， 芯连接口： 5、并行接口的点阵式打印机遵从 CONTRONICS 并行标准，为 36 芯连接口： STB（低电平）：数据选通信号， ）：数据选通信号 1 STB（低电平）：数据选通信号，由主机送往打印机 ACK（低电平）：响应信号， ）：响应信号 2 ACK（低电平）：响应信号，向主机发出的回答信号 BUSY：忙信号，由打印机送主机；造成“ 的原因： 3 BUSY：造成“忙”的原因： 打印数据缓冲器已满、（ 、（2 正在打印、（ 、（3 打印机处于脱机状态、（ 、（4 （1） 打印数据缓冲器已满、

24、（2） 正在打印、（3） 打印机处于脱机状态、（4） 打印机有故障 8253：见图， 四、可编程定时器/计数器 8253：见图，端口地址 A1A0 可编程定时器/ 位减法计数器，三个计数器中每一个都有三条信号线： 具有三个独立的 16 位减法计数器，三个计数器中每一个都有三条信号线： CLK-计数输入， -计数输入 （1） CLK-计数输入，用于输入定时基准脉冲或计数脉冲 OUT-输出信号，以相应的电平指示计数的完成， -输出信号 （2） OUT-输出信号，以相应的电平指示计数的完成，或输出脉冲波形 GATE-选通输入， -选通输入 （3） GATE-选通输入，用于启动或禁止计数器的操作 每个

25、计数器都有三个寄存器：（1 每个计数器都有三个寄存器：（1） 控制寄存器 ：（ 初始化： 初始化： 1 写入方式控制字 82538253-5 的工作方式 方式 0 方式 1 方式 2 方式 3 方式 4 方式 5 五、串行接口： 串行接口： 1、在计算机领域中，有两种数据通信方式：串行传输、并行传输，二者区别： 在计算机领域中，有两种数据通信方式： 距离：并行近距离， 速度： 费用： 1 距离：并行近距离，串行远距离 2 速度：并行速度快于串行 3 费用：串行费用低于并行 2、串行通信有两种基本通信方法： 串行通信有两种基本通信方法： 异步通信（ASYNC）， ），CPU 与外设之间有两项约定

26、：字符格式、 1 异步通信（ASYNC），CPU 与外设之间有两项约定：字符格式、波特率 字符格式： 位起始位，低电平； 位数据位； 位奇偶校验位； -2 位终止位， （1 字符格式：1 位起始位，低电平；5 8 位数据位；1 位奇偶校验位；1-2 位终止位，高电平 波特率，单位时间内传送二进制数据的位数，以位/秒位单位 （2 波特率，单位时间内传送二进制数据的位数，以位/秒位单位 同步通信（SYNC）： ）：加 2 同步通信（SYNC）：加 12 个同步字符 3、串行通信的传送方向： 1 单工 串行通信的传送方向： 2 半双工 3 全双工 调频（常用） 2 调频（常用） 3 调相 3 3 溢

27、出错误 OE （2） 计数初值寄存器 （3） 减 1 计数寄存器 2 写入计数初始值 注意此 2 项对应不同的端口地址 输出波形（ 为计数初值） 输出波形（N 为计数初值） OUT 在计数为 0 时，由 L H N * TCLK 的负脉冲 N * TCLK 的重复负脉冲 重复的方波 一个 TCLK 的负脉冲 一个 TCLK 的负脉冲 计数器启动方式 计数结束中断方式 软件启动 硬件可重触发单稳态方式 硬件启动 速率发生器 软/硬件启动 方波方式 软/硬件启动 软件触发选通方式 软件启动 硬件触发选通方式 硬件触发选通方式 硬件启动 4、调制解调器（MODEM）的调制方式：1 调幅 调制解调器（

28、MODEM）的调制方式： 的三种出错标志： 5、通用异步收发器 UARTUART 的三种出错标志：1 奇偶错误 PE 6、RS-232C： RS-232C： 2 2 帧错误 TE 是应用于串行二进制交换的数据通信设备 DCE 和数据终端设备 DTE 之间的标准接口 RS收发器： 0/5v RS-232 收发器：1488 发、1489 收、电平转换 0/5v10V “0”：5V - +15V ：5V “1”：- 5V - -15V 8251A： 7、可编程通信接口 8251A： 方式指令字， 的一般工作特性， 初始化：1 方式指令字，用来定义 8251A 的一般工作特性，必须紧接在复位后由 CPU 写入 命令指令字，用来指定芯片的实际操作，只有在已经写入了方式指令字后， 2 命令指令字，用来指定芯片的实际操作，只有在已经写入了方式指令字后，才能由 CPU 写入命令指令字 作为控制字写入的，写入时所用的口地址是相同的，复位后写入方式指令字， 此二者都是由 CPU 作为控制字写入的，写入时所用的口地址是相