各种总结芯片Word文件下载.docx

1、CD 4017：十进制计数器/脉冲分配器 12脚CO：进位端（不用时接地） 14脚CP：时钟输入端（一般与555相连） 15脚（高电平有效）CR：清除端 14脚（高电平有效，使用时处于低电平）EN：禁止端 Q0-Q9 计数脉冲输出端 VDD：正电源 VSS：地CD 4511 LED 驱动、译码器BI：4脚是消隐输入控制端，当BI=0 时，消隐 平时为高电平 LT：3脚是测试输入端，当BI=1，LT=0 时，译码输出全为1，不管输入 DCBA 状态如何，七段均发亮，显示“8”。它主要用来检测数码管是否损坏。 LE：锁定控制端，当LE=0时，允许译码输出。 LE=1时译码器是锁定保持状态，译码器输

2、出被保持在LE=0时的数值。1B、2C、6D、7A为8421BCD码输入端。a、b、c、d、e、f、g：为译码输出端，输出为高电平1有效.CD4511的内部有上拉电阻，在输入端与数码管笔段端接上限流电阻就可工作。555：555时基集成电路各引脚功能描述：脚是公共地端为负极；脚为低触发端TR，低于13电源电压以下时即导通；脚是输出端V，电流可达2000mA;脚是强制复位端MR，不用可与电源正极相连或悬空;脚是用来调节比较器的基准电压，简称控制端VC，不用时可悬空，或通过0.01F电容器接地;脚为高触发端TH，也称阈值端，高于2/3电源电压发上时即截止;脚是放电端DIS;是电源正极VC。555时基

3、集成电路的主要参数为（以NE555为例）:电源电压4.516V。输出驱动电流为200毫安。作定时器使用时，定时精度为1。作振荡使用时，输出的脉冲的最高频率可达500千赫。使用时，驱动电流若大于上述电流时，在脚输出端加装扩展电流的电路，如加一三极管放大。CD 4011四2输入与非门当两输入端有一个输入为0，输出就为1。当输入端均为1时，输出为0。7809单向晶闸管LM324 有真差动输入的四运算放大器可单电源工作：3V-32V低偏置电流：最大100nA每封装含四个运算放大器 具有内部补偿的功能。LM358 两个独立的、高增益、内部频率补偿的双运算放大器直流电压增益高（约100dB） 单位增益频带

4、宽（约1MHz） 电源电压范围宽：单电源（330V）； 双电源（1.5 一15V）7段数码管 CD40110 为十进制可逆计数器/锁存器/译码器/驱动器，具有加减计数，计数器状态锁存，七段显示译码输出等功能。CD40106CD40106由六个斯密特触发器电路组成。每个电路均为在两输入端具有斯密 特触发器功能的反相器。触发器在信号的上升和下降沿的不同点开、关。上升电压（V T+）和下降电压（V T-）之差定义为滞后电压。2 4 6 8 10 12 数据输出端 1 3 5 9 11 13 数据输入端 14 电源正 7 接地CD40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能

5、引脚功能：图中：LD （11脚） 置数端 CU（5脚） 加计数端 CD（4脚） 减计数端 C0 （12脚）非同步进位输出端 B0 （13脚）非同步借位输出端。838电子J1、J2、J3、J4 计数器输入端. Q1、Q2、Q3、Q4 数据输出端 CR（14脚） 清除端当CR为低电平， LD 为高电平时，执行计数功能。执行加计数时，减计数端CD 接高电平，计数脉冲由CU输入；在计数脉冲上升沿进行8421码十进制加法计数。执行减计数时，加计数端CU接高电平，计数脉冲由减计数端CPD输入。74ls138摘要： 74LS138 为3 8 线译码器，共有 54/74S138和 54/74LS138 两种线

6、路结构型式，其中LS是指采用低功耗肖特基电路.引脚图：工作原理：当一个选通端（G1）为高电平，另两个选通端（/（G2A）和/（G2B）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。利用 G1、/（G2A）和/（G2B）可级联扩展成 24 线译码器；若外接一个反相器还可级联扩展成 32 线译码器。若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。74ls139：74LS139功能:54/74LS139为2 线4 线译码器,也可作数据分配器。其主要电特性的典型值如下：型号 54LS139/74LS139 传递延迟时间22ns 功耗34mW当选通端

7、（G1）为高电平，可将地址端（A、B）的二进制编码在一个对应的输出端以低电平译出。若将选通端（G1）作为数据输入端时，139 还可作数据分配器。74ls139引脚图：引出端符号：A、B：译码地址输入端G1、G2 ：选通端（低电平有效）Y0Y3：译码输出端（低电平有效）74ls164:164 为 8 位移位寄存器,其主要电特性的典型值如下：54/74164 185mW 54/74LS164 80mW当清除端（CLEAR）为低电平时，输出端（QAQH）均为低电平。 串行数据输入端（A，B）可控制数据。当 A、B任意一个为 低电平，则禁止新数据输入，在时钟端（CLOCK）脉冲上升沿作用下Q0 为低电

8、平。当A、B 有一个为高电平，则另一个就允许输入数据，并在CLOCK 上升沿作用下决定Q0 的状态。CLOCK ：时钟输入端CLEAR： 同步清除输入端（低电平有效） A，B ：串行数据输入端QAQH： 输出端rc延时电路计算公式: 延时时间 t= - R*C*ln（E-V）/E） 式中， “-”是负号； 电阻R和电容C是串联，R的单位为欧姆，C的单位为F； E为输入电压，V为电容两端充电要达到的电压。ln是以e为底的自然对数，在EXCEL系统中有函数，计算非常方便。例：R=150K,C=1000UF,输入电压为12V，求当电容C两极的电压达到3伏时的时间： t= -（150*1000）*（1000/1000000）*ln（12-3）/12）=43（秒）