ImageVerifierCode 换一换
格式:DOCX , 页数:58 ,大小:325.25KB ,
资源ID:9731126      下载积分:3 金币
快捷下载
登录下载
邮箱/手机:
温馨提示:
快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。 如填写123,账号就是123,密码也是123。
特别说明:
请自助下载,系统不会自动发送文件的哦; 如果您已付费,想二次下载,请登录后访问:我的下载记录
支付方式: 支付宝    微信支付   
验证码:   换一换

加入VIP,免费下载
 

温馨提示:由于个人手机设置不同,如果发现不能下载,请复制以下地址【https://www.bingdoc.com/d-9731126.html】到电脑端继续下载(重复下载不扣费)。

已注册用户请登录:
账号:
密码:
验证码:   换一换
  忘记密码?
三方登录: 微信登录   QQ登录  

下载须知

1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。
2: 试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
3: 文件的所有权益归上传用户所有。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 本站仅提供交流平台,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

版权提示 | 免责声明

本文(基于FPGA的函数信号发生毕业设计论文.docx)为本站会员(b****0)主动上传,冰点文库仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知冰点文库(发送邮件至service@bingdoc.com或直接QQ联系客服),我们立即给予删除!

基于FPGA的函数信号发生毕业设计论文.docx

1、基于FPGA的函数信号发生毕业设计论文毕业设计报告(论文)报告(论文)题目:基于FPGA的函数信号发生 器设计 作者所在系部: 电子工程系 作者所在专业: 电子信息工程 完 成 时 间 : 2013年6月20日 北华航天工业学院教务处制北华航天工业学院毕业设计(论文)任务书(理工类)学生姓名: 张波 专 业: 电子信息工程 班 级: B09212 学 号:20094021232 指导教师: 陈刚 职 称: 教授 完成时间: 2013.6 毕业设计(论文)题目:基于FPGA的函数信号发生器设计题目来源教师科研课 题纵向课题()题目类型理论研究()注:请直接在所属项目括号内打“”横向课题()应用研

2、究()教师自拟课题()应用设计()学生自拟课题()其 他()总体设计要求及技术要点:本设计基于DDS数字合成技术综合应用EDA技术,VHDL硬件描述语言设计了简单、实用、波形种类众多、频率可调节的实用信号源。信号源输出正弦波、方波、三角波、锯齿波四种波形,频率范围在0.1-20MHz,输出信号幅度:2(p-p),经过设计、编辑、编译、综合各阶段,并经过仿真测试,输出波形基本达到了技术要求,工作环境及技术条件:联网计算机一台,quartus软件,有关的技术手册。工作内容及最终成果:1 查阅相关资料,熟悉FPGA的原理、结构和使用,掌握并灵活运用VHDL语言、Quartus8.1、MATLAB7.

3、0/DSP Builder6.0等软件。2 对直接数字频率合成(DDS)技术进行研究和分析,以DDS为基础,使用Quartus8.1、MATLAB7.0/DSP Builder6.0等系列工具,利用FPGA设计出能输出调幅波、正弦波、方波、三角波、锯齿波、调频波等多种波形的函数信号发生器并进行测试3 学习并了解任意波形的产生。时间进度安排:1、第七学期第6周第15周,查阅资料,完成开题报告、文献综述、外文文献翻译;2、第七学期第16周第17周,开题报告审阅、答辩;3、第八学期第1周第3周,分析基于FPGA的函数信号发生器,设计接口方案;4、第八学期第3周第7周,设计总体硬件电路;5、第八学期第

4、8周第11周,编写硬件驱动程序;6、第八学期第12周第15周,对设计的系统进行调试,完成毕业设计论文。指导教师签字: 年 月 日教研室主任意见:教研室主任签字: 年 月 日北华航天工业学院本科生毕业设计(论文)原创性及知识产权声明本人郑重声明:所呈交的毕业设计(论文)基于FPGA的函数信号发生器设计是本人在指导教师的指导下,独立进行研究工作取得的成果。除文中已经注明引用的内容外,本设计(论文)不含任何其他个人或集体已经发表或撰写过的作品或成果。对本设计(论文)的研究做出重要贡献的个人和集体,均已在文中以明确方式标明。因本毕业设计(论文)引起的法律结果完全由本人承担。本毕业设计(论文)成果归北华

5、航天工业学院所有。本人遵循北华航天工业学院有关毕业设计(论文)的相关规定,提交毕业设计(论文)的印刷本和电子版本。本人同意北华航天工业学院有权保存毕业设计(论文)的印刷本和电子版,并提供目录检索与阅览服务;可以采用影印、缩印、数字化或其它复制手段保存论文;在不以营利为目的的前提下,可以公布非涉密毕业设计(论文)的部分或全部内容。特此声明毕业设计(论文)作者 : 指导教师: 年 月 日 年 月 日摘 要FPGA已经提出了高性能DSP处理机的替代品。本文定量比较了FPGA对DSP处理机和ASIC的实际应用以及现有的CAD工具和设备的性能。性能措施是基于实际的FPGA乘法器、信号处理器和专用集成电路

6、。这项研究表明,在许多情况下,FPGA可以提供一个比DSP处理器更好的性能,并且可以接近或超过ASIC的性能水平。函数信号发生器在电路实验和设备检测中具有十分广泛的用途,除供通信、仪表和自动控制系统测试用外,还广泛用于其他非电测量领域。在电类专业本科生毕业设计选题上,将函数信号发生器的设计作为毕业内容,既综合了三大基础课程电路分析、模拟电子技术、数字电子技术的知识内容,又加入了硬件电路设计、制作和软件编程的要求,可以使得学生通过该设计内容得到专业技能的实际锻炼与提升,为他们毕业后的就业创造了更多的实战机会。该函数信号发生器具有足够的输入通道、超前观测能力、多种触发方式、存储能力、多功能显示和比

7、较功能,利用它可以产生某些特定的时间函数波形(正弦波、方波、三角波、锯齿波等)信号,频率范围可从0Hz到20Hz。关键词 FPGA DDS 数字合成技术 函数信号发生器AbstractFPGA has been proposed for high performance DSP processor substitutes. In this paper, quantitative performance comparison between the practical application of FPGA on DSP processor and ASIC and existing CAD t

8、ools and equipment. The performance measure is the actual FPGA multiplier, signal processor and application specific integrated circuit based on. This study shows that, in many cases, FPGA can provide a better performance than the DSP processor, the performance level and can be close to or more than

9、 ASIC.Function signal generator is widely used in circuit experiment and test equipment, in addition to communications, instrumentation and automatic control system testing, but also widely used in other non-electric measurement.The topics of graduation in electric specialty undergraduate design, th

10、e design of function signal generator as a graduation, combines three basic courses - circuit analysis, analog electronic technology, digital electronic technology knowledge, also joined the hardware circuit design, production and software programming requirements, practical training and promotion c

11、an make students get professional skills through the design content, creating more opportunities for their actual jobs after graduation.The function signal generator has input channel, enough look-ahead capability, triggered a variety of ways, storage capacity, multi function display and comparison

12、functions, which can be used to produce a certain time function waveform (sine wave, square wave, triangle wave, sawtooth wave) signal, frequency range from 0Hz to20MHzKeywords FPGA DDS digital synthesis signal generator基于FPGA的函数信号发生器设计第1章 绪论1.1 课题背景及国内外研究概况本选题的理论、实际意义 函数信号发生器是信号源一种,主要给被测电路提供需要的已知信号

13、,然后用其他仪表测量感兴趣的参数。目前我国在研制信号发生器等方面有可喜的成果。但总的来说。我国信号发生器还没有形成真正的产业。中国函数信号发生器产业发展出现的问题中,许多情况不容乐观,如产业结构不合理、产业集中于劳动力密集型产品;技术密集型产品明显落后于发达工业国家;生产要素决定性作用正在削弱;产业能源消耗大、产出率低、环境污染严重、对自然资源破坏力大;企业总体规模偏小、技术创新能力薄弱、管理水平落后等。就目前国内的成熟产品来看,核心部分多为专用芯片,存在着成本高、控制不灵活等缺点,并且我国目前信号发生器的种类和性能都与国外同类产品存在较大的差距,因此,开发出高性价比的函数信号发生器,保持与国

14、外同类产品在性价比上饿有时,打破国外技术垄断和封锁,对发展我国电子产业有非常重大的意义,具有广泛的应用前景,加紧对这类产品的研制显得非常紧迫。综述国内外有关本选题的研究动态和自己的见解 信号发生器是能够产生大量标准信号和用户定义信号,并保证它的高精度和高稳定性,可重复行和易操作性的电子仪器。函数信号发生器应该具有连续的相位变换和频率稳定性等优点,不仅可以模拟各种复杂信号还可以对频率、幅植、波形、相移进行动态的及时控制。在70年代前,信号发生器主要有两类:正弦波和脉冲波,而函数信号发生器介于两者之间,能够提供正弦波、锯齿波、方波、脉冲波等波形,产生其他的波形还得采用复杂的电路和机电结合的方法,这

15、个时期的信号发生器存在两个突出的问题,一是通过电位器等的调节来实现输出频率的调节;二是脉冲的占空比不可调节。80年代以后,数字技术日益成熟,信号发生器绝大部分不再使用机械驱动而采用数字电路,从一个频率基准由数字合成电路产生可变频率信号。自从80年代以来各国都在研制DDS产品,并应用于信号发生器的设计。后来出现的专用DDS芯片极大的推动了DDS技术的发展,但专用DDS芯片价格昂贵,而且无法实现我们所需要的各种波形输出。90年代末出现了几种真正高性能、高接个的函数信号发生器,HP公司推出了型号为HP770S的信号模拟装置系统,它是由HP8770A任意波形数字化和HP1770A波形发生软件组成。但是

16、由于HP770S实际上也只能产生8种波形,而且价格昂贵。不久以后,Analogic公司推出了型号为Aata-2020的多波形合成器,Lecroy公司生产的型号为9100的任意波形发生器等。信号发生器技术发展至今,引导技术潮流的仍是国外的几大仪器公司,如日本横河、Agilent、Ektronix等。美国的FLUKE公司的FLUKE-25型函数发生器是现有的测试仪器中最具多样性功能的几种仪器之一,它和频率计数器组合在一起,在任何条件下都可以给出很高的波形质量,能给出低失真的正弦波和三角波,还能给出过冲很小的快沿方波,其最高频率可以达到5MHz,最大输出幅度也达到10Vpp。国内也有不少公司已经有类

17、似的仪器。如南京盛普仪器科技有限公司的SPF120DDS信号发生器,华高仪器生产的HG1600H型数字合成函数/任意波形信号发生器。1.2波形发生器研究现状1.2.1波形发生器的发展状况波形发生器是能够产生大量的标准信号和用户定义信号,并保证高精度、高稳定性、可重复性和易操作性的电子仪器。函数波形发生器具有连续的相位变换和频率稳定性等优点,不仅可以模拟各种复杂信号,还可对频率、幅值、相移、波形进行动态及时的控制,并能够与其它仪器进行通讯,组成自动测试系统,因此被广泛用于自动控制系统、振动激励、通讯和仪器仪表领域。在70年代前,信号发生器主要有两类:正弦波和脉冲波,而函数发生器介于两类之间,能够

18、提供正弦波、余弦波、方波、三角波、上弦波等几种常用标准波形,产生其它波形时,需要采用较复杂的电路和机电结合的方法。这个时期的波形发生器多采用模拟电子技术,而且模拟器件构成的电路存在着尺寸大、价格贵、功耗大等缺点,并且要产生较为复杂的信号波形,则电路结构非常复杂。这种情况,主要表现为两个突出问题,一是通过电位器的调节来实现输出频率的调节,因此很难将频率调到某一固定值;二是脉冲的占空比不可调节。在70年代后,微处理器的出现,可以利用处理器、A/D和D/A,硬件和软件使波形发生器的功能扩大,产生更加复杂的波形。这时期的波形发生器多以软件为主,实质是采用微处理器对DAC的程序控制,就可以得到各种简单的

19、波形。90年代末,出现几种真正高性能、高价格的函数发生器,但是HP公司推出了型号为HP77OS的信号模拟装置系统,它由HP877OA任意波形数字化和HP1776A波形发生软件组成。HP877OA实际上也只能产生8种波形,而且价格昂贵。不久以后,Analogic公司推出了型号为Data-2020的多波形合成器,Lecroy公司生产的型号为9100的任意波形发生器等。进入21世纪,随着集成电路技术的高速发展,出现了多种工作频率可过GHz的DDS芯片,同时也推动了函数波形发生器的发展。2003年,Agilent的产品33220A能够产生17种波形,最高频率可达20M。2005年的产品N6030A能够

20、产生高达500MHz的频率,采样的频率可达1.25GHz。由上面的产品可以看出,函数波形发生器发展很快。.近几年来,国际上波形发生器技术发展主要体现在以下几个方面:1.过去由于频率很低应用的范围比较狭小,输出波形频率的提高,使得波形发生器能应用于越来越广的领域。波形发生器软件的开发正使波形数据的输入变得更加方便和容易。波形发生器通常允许用一系列的点、直线和固定的函数段把波形数据存入存储器。同时可以利用一种强有力的数学方程输入方式,复杂的波形可以由几个比较简单的公式复合成v=f(t)形式的波形方程的数学表达式产生。从而促进了函数波形发生器向任意波形发生器的发展,各种计算机语言的飞速发展也对任意波

21、形发生器软件技术起到了推动作用。目前可以利用可视化编程语言(如 Visual Basic,VisualC等等)编写任意波形发生器的软面板,这样允许从计算机显示屏上输入任意波形,来实现波形的输入。2.与VXI资源结合。目前,波形发生器由独立的台式仪器和适用于个人计算机的插卡以及新近开发的VXI模块。由于VXI总线的逐渐成熟和对测量仪器的高要求,在很多领域需要使用VXI系统测量产生复杂的波形,VXI的系统资源提供了明显的优越性,但由于开发VXI模块的周期长,而且需要专门的VXI机箱的配套使用,使得波形发生器VXI模块仅限于航空、军事及国防等大型领域。在民用方面,VXI模块远远不如台式仪器更为方便。

22、3.随着信息技术蓬勃发展,台式仪器在走了一段下坡路之后,又重新繁荣起来。不过现在新的台式仪器的形态,和几年前的己有很大的不同。这些新一代台式仪器具有多种特性,可以执行多种功能。而且外形尺寸与价格,都比过去的类似产品减少了一半。1.2.2国外波形发生器产品介绍早在1978年,由美国Wavetek公司和日本东亚电波工业公司公布了最高取样频率为5MHz,可以形成256点(存储长度)波形数据,垂直分辨率为8bit,主要用于振动、医疗、材料等领域的第一代高性能信号源。经过将近30年的发展,伴随着电子元器件、电路、及生产设备的高速化、高集成化,波形发生器的性能有了飞速的提高,其变得操作越来越简单,而输出波

23、形的能力越来越强。波形操作方法的好坏,是由波形发生器控制软件质量保证的,编辑功能增加的越多,波形形成的操作性越好。1.3 课题的建立以及本文完成的主要工作本文主要包括以下内容:1. 查阅相关资料,熟悉FPGA的原理、结构和使用,掌握并灵活运用VHDL语言、Quartus8.1、MATLAB7.0/DSP Builder6.0等软件。2. 对直接数字频率合成(DDS)技术进行研究和分析,以DDS为基础,使用Quartus8.1、MATLAB7.0/DSP Builder6.0等系列工具,利用FPGA设计出能输出调幅波、正弦波、方波、三角波、锯齿波、调频波等多种波形的函数信号发生器并进行测试。3.

24、 学习并了解任意波形的产生。第2章 技术合成简介2.1频率合成技术概述频率合成器是现代电子系统的重要组成部分,它作为电子系统的“心脏”,在通信、雷达、电子对抗、导航、仪器仪表等许多领域中得到广泛的应用。频率合成理论早在30年代就开始提出,迄今为止已有70年的发展历史。所谓的频率合成就是将一个高精度和高稳定度的标准参考频率,经过混频、倍频与分频等对它进行加、减、乘、除的四则运算,最终产生大量的具有同样精确度和稳定度的频率源。频率合成大致经历了三个主要阶段:直接频率合成、采用锁相技术的间接频率合成、直接数字频率合成。早期的频率合成方法称为直接频率合成。它利用混频器、倍频器、分频器与带通滤波器来完成

25、四则运算。直接频率合成能实现快速频率变换、几乎任意高的频率分辨力、低相位噪声及很高的输出频率。缺点是直接合成由于使用了大量硬件设备如混频器、倍频器、分频器、带通滤波器等,因而体积大、造价高。此外寄生输出大,这是由于带通滤波器无法将混频器产生的无用频率分量滤尽。而且频率范围越宽,寄生分量也就越多。而这些足以抵消其所有优点。直接频率合成技术的固有缺点在间接频率合成技术中得到了很好的改善。间接频率合成又称锁相频率合成,采用锁相环路(PLL)技术对频率进行四则运算,产生所需频率。锁相环路(PLL)是一个能够跟踪输入信号相位的闭环自动控制系统。早在1932年DeBellescize提出的同步检波理论中首

26、次公布发表了对锁相环路的描述。但是由于其复杂的技术原理直到1947年锁相环路才第一次用于电视接收机水平和垂直的同步扫描。它的跟踪性能及低噪声性能得到人们的重视得到迅速发展。它在无线电技术的各个领域得到了很广泛的应用。但是锁相频率合成器也存在一些问题,以致难于满足合成器多方面的性能要求,主要表现在高频率分辨率与快速转换频率之间的矛盾。直接数字频率合成即DDS,它是目前最新的产生频率源的频率合成技术。这种技术是用数字计算机和数模变换器来产生信号完成直接数字频率合成的办法,其是目前最新的产生频率源的频率合成技术。这种技术是用数字计算机和数模变换器来产生信号,完成直接数字频率合成的办法或者是用计算机求

27、解一个数字递推关系式,或者是查阅表格上所存储的波形值。目前用的最多的是查表法。这种合成技术具有相对带宽很宽,频率切换时间短(ns级),分辨率高(uHz),相位变化连续,低相位噪声和低漂移,数字调制功能,可编程及数字化易于集成,易于调整等一系列性能指标远远超过了传统频率合成技术所能达到的水平,为各种电子系统提供了优于模拟信号源性能的高质量的频率源。目前它正朝着系统化,小型化、模块化和工程化的方向发展,性能越来越好,使用越来越方便,是目前应用最广泛的频率合成器之一。2.2频率合成器主要指标信号源的一个重要指标就是能输出频率准确可调的所需信号。一般传统的信号发生器采用谐振法,即用具有频率选择性的正反

28、馈回路来产生正弦振荡,获得所需频率信号,但难以产生大量的具有同一稳定度和准确度的不同频率。利用频率合成技术制成的信号发生器,通常被称为频率合成器。频率合成器既要产生所需要的频率,又要获得纯净的信号。频率合成器的主要指标如下:1.输出频率范围(fminfmax):指的是输出的最小频率和最大频率之间的变化范围。2.频率稳定度:指的是输出频率在一定时间间隔内和标准频率偏差的数值,它分长期、短期和瞬时稳定度三种。3.频率分辨率:指的是输出频率的最小间隔。4.频率转换时间:指的是输出由一种频率转换成另一频率的时间。5.频谱纯度:频谱纯度以杂散分量和相位噪声来衡量,杂散分量为谐波分量和非谐波分量两种,主要

29、由频率合成过程中的非线性失真产生,相位噪声是衡量输出信号相位抖动大小的参数。6.调制性能:指的是频率合成器是否具有调幅(AM)、调频(FM)、调相(PM)等功能。2.3 DDS原理DDS是一种全数字的频率合成方法,其基本结构主要由相位累加器、波形ROM、D/A转换器和低通滤波器四个部分构成,如图2-3所示。图2-3 DDS结构原理图2.3.1相位累加器相位累加器由一个N位的加法器和一个N位的寄存器构成,通过把上一个时钟的累加结果反馈回加法器的输入端而实现累加功能。从而使输出结果每一个时钟周期递增K。这里N为相位累加器的字长,K称为频率控制字。相位累加器结构如图2-4所示。图2-4相位累加器结构

30、其中,相位累加器字长为N,DDS控制时钟频率为fc,频率控制字为K。DDS直接从“相位”的概念出发进行频率合成。相位累加器由加法器与累加寄存器级联构成。每来一个时钟脉冲fc,加法器将频率控制字K与累加寄存器输出的累加相位数据相加,把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端,以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样,相位累加器在每一个时钟脉冲输入时,把频率控制字累加一次,相位累加器输出的数据就是合成信号的相位,相位累加器的溢出频率就是DDS输出的信号频率。DDS的核心就是相位累加器,利用它来产生信号

31、递增的相位信息,整个DDS系统在统一的参考时钟下工作,每个时钟周期相位累加器作加法运算一次。加法运算的步进越大,相应合成的相位值变化越快,输出信号的频率也就越高。对于幅值归一化的正弦波信号的瞬时幅值完全由瞬时相位来决定,因为,所以相位变化越快,信号的频率越高。相位累加器利用Nbit二进制加法器的溢出特性来模拟理想正弦波的相位周期。相位累加器输出和ROM输出可分别理解为理想正弦波相位信号和时域波形的时钟抽样。假设,相位累加器字长为N,DDS控制时钟频率为,时钟周期为,频率控制字为K。系统工作时,累加器的单个时钟周期的增量值为,相应角频率,所以DDS的输出频率为,DDS输出频率步进间隔为。因DDS

32、输出信号是对正弦波的抽样合成的,所以应满足Niqust定理要求,即,也就是要求,根据频谱性能要求,一般取。当DDS相位累加器采用32位字长,时钟频率为50MHz时,它的输出频率间隔可达到。可见,DDS基于累加器相位控制方式给它带来了微步进的优势。2.3.2波形ROMROM表完成将累加器相位信息转换为幅值信息的功能。再由D/A完成数字抽样信号到连续时域信号的转换,D/A输出的台阶信号再经低通滤波器平滑可以得到精确的连续正弦信号波形。波形ROM示意图如图2-5所示。图2-5波形ROM示意图用相位累加器输出的数据作为波形存储器的相位取样地址,这样就可以把存储在波形存储器内的波形抽样值(二进制编码)经查找表查出,完成相位到幅值转换。波形存储器的输出送到D/

copyright@ 2008-2023 冰点文库 网站版权所有

经营许可证编号:鄂ICP备19020893号-2