第3讲：雷达信号处理机设计与DSP实现.ppt

第3讲：雷达信号处理机设计与DSP实现.ppt

《第3讲：雷达信号处理机设计与DSP实现.ppt》由会员分享，可在线阅读，更多相关《第3讲：雷达信号处理机设计与DSP实现.ppt（43页珍藏版）》请在冰点文库上搜索。

雷达信号处理机设计与实现,周共健哈尔滨工业大学电子工程技术研究所0451-86418051-820,信号处理机概述,处理接收回波检测目标信号噪声杂波干扰提取目标信息距离、方位、仰角速度图像、类别,信号处理主要功能,脉冲压缩多普勒处理信号积累与检测杂波抑制信号估值阵列信号处理成像与识别电子干扰对抗,信号处理系统主要特点,信号处理算法复杂化性能的要求处理器的发展工作模式可变实时性要求高IPS（指令/s）FLOPS（浮点运算/s）DSP+FPGA+高效互连编程量大，软、硬件综合设计信号建模、系统仿真,信号处理机接口,信号处理机组成,信号处理设计阶段,仿真设计阶段从系统对信号处理的功能和技术要求出发选择信号处理系统的组成与结构单项信号处理功能设计和仿真功能和技术指标的系统仿真联合测试软、硬件设计阶段以仿真设计为基础硬件、软件、接口电路设计软件、硬件联调系统测试三防处理温度试验振动试验软件三方测试系统外场实验,实时信号处理,定义实时=速度非常快？

实时是一个相对的概念对于特定的应用场合，在指定的时间限制内能够做出及时的响应。

若不能及时响应，则影响系统的正确性，甚至发生一些致命性的事情。

实时系统的特点在实时系统中，系统的正确性不仅仅依赖于计算的逻辑结果而且依赖于结果产生的时间实时操作系统必须在指定的时间内对外部或内部的事件进行响应和处理需要高效的中断处理能力来处理异步事件和高效的I/O能力来处理有严格时间限制的数据收发应用,实际系统的要求,运算量、吞吐量、存储量信号带宽通道数采样位数实时基本要求高速要求有小的系统延时稳健要求有设计余量,处理器简介,主要DSP芯片TI公司TMS320系列ADI公司TigerSHARC系列Motorola公司PowerPC系列,ADSPTS101vsTMS320C6416,比较结果,运算速度：

TMS320C6416强于ADSPTS101ADSPTS101具备浮点运算能力，适合动态范围大应用ADSPTS101更适合多片互联，有完善的总线仲裁机制，+4个链路口ADSPTS101提供Flag信号，便于调试TMS320C6416集成3个串口，更适合于通信领域应用,TS101vsPowerPC,比较结果,PowerPC运算能力强于TSPowerPCI/O能力较弱，适合低速数据流的快处理TS的I/O带宽处理性能比为1，合适于连续的高数据吞吐率的信号处理，如雷达、声纳、情报、图像处理等应用,FPGA,可编程逻辑们阵列软件化的硬件设计效率高、速度快开发较DSP困难适合大规模线性运算正交采样脉冲压缩多普勒处理,多处理器并行处理,硬件互连方式紧耦合（共享总线）多个处理单元共同使用一套数据总线结构规则，传输效率高，软件编写较容易芯片较少时，可以达到较高的并行加速比芯片较多时，总线冲突和等待，效率下降松耦合（分布式）连接方式多，线形、星形、树状等，不共享数据结构较复杂，有传输延时可扩充性和灵活性强重构能力和容错能力强较大规模处理机一般结合两种方式,多处理器并行处理,流水型并行处理,多处理器并行处理,并发型并行处理,多处理器并行处理,局部并发全局流水并行处理,局部流水全局并发并行处理,并行信号处理软件设计,基于Matlab等工具进行算法优化设计和仿真测试编写DSP代码利用软件仿真器进行调试、验证。

对于预设好的数据，检验处理结果是否与Matlab得到的结果相符。

不必考虑实时性，排除软件中功能性错误为主。

软硬件联调阶段，将程序通过仿真器下载到DSP板上，并结合其他仪器进行在线测试将测试好的可执行代码固化到板上非易失性存储器中，以自动引导和运行。

并行处理设计语言,汇编语言可充分发挥硬件的功能、运行效率高代码编写难度大、可读性差、移植性差C语言可进行按位操作，适合硬件。

强大的软件库兼容性好、通用易读效率较低混合编程C编写程序框架效率要求高的模块用汇编语言编写,并行处理软件编程,软件编程的任务数据传输算法实现系统控制状态监控DSP编程优化快速算法的运用查表代替在线计算基于硬件特点的优化合理配置存储器采用DMA方式传输数据基于代码的优化并行指令双字或四字数据访问软硬件协同,制导信号形式,相参脉冲串信号（PD）远距离测距、测角无模糊精确测速步进频率信号（PSF）近距离距离、速度、角度成像、识别,制导信号处理功能,通道补偿速度补偿多普勒处理/合成距离像检测识别估值跟踪记录及控制,算法仿真,测试数据Matlab仿真记录的实际数据模拟信号源数据Matlab仿真仿真器测试从磁盘文件读入测试数据，反复处理验证DSP代码正确性资源开销内存时间,硬件设计,DSP2板包含6片TigerSHARCTS-101DSP处理器，每片TS-101的工作时钟为250MHz，单片TS-101的32bits的峰值运算能力可达到6亿MACs/s，总运算能力36亿MACs/s。

6片TS-101构成两个簇，其中一个簇上包含128M的SDRAM和xilinx公司Vertix系列的FPGAxcv1000。

Link拓扑结构,IRQ和Flag连接关系,LED指示灯,外部接口,雷达系统控制时序,数字处理平台,软件设计开发经验谈,自顶向下的设计思路首先要对系统功能结构有清晰的认识有哪些功能模块之间的接口各功能模块的资源要求把握系统时序精通至少掌握开发平台和工具基本数据传输手段掌握、灵活应用、严格测试调试工具、测试手段准备磨刀不误砍柴工搭系统系统框架控制流数据流测试代码不要着急编写复杂的算法程序,任务分配与流程设计,设计基础算法仿真获得的功能模块所需要的内存和时间资源硬件设计结果设计原则各处理器负载平衡各任务之间相对独立减少处理器间的通信量减少通信的复杂度,任务分配与流程设计,任务分配,信号处理机的主要功能模块有：

通道不一致性补偿、速度补偿、合成距离像、检测、识别、估值、跟踪、记录及控制。

其中基本模块有成像、检测、跟踪、记录与控制，通道补偿以及速度补偿可在DSP1的FPGA中实现，估值与识别可与检测模块合并。

由于左边3片处理器与FPGA相连，TS101-2与上位机相连，考虑信号处理功能的实现以及系统实时性，将任务分配如下：

TS101-3：

合成距离像TS101-5：

合成距离像TS101-4：

合成距离像、检测估值TS101-1：

控制、跟踪TS101-2：

控制、记录TS101-0：

控制,数据流,A：

FPGA-1/2/3TS101-5/3/4：

原始数据、波门信息B：

TS101-3/5TS101-4：

差通道距离像数据C：

TS101-4TS101-1：

波门信息、目标信息、三通道像数据、和通道原始数据D：

TS101-1TS101-2：

波门信息、目标信息、三通道像数据、和通道原始数据E：

TS101-3TS101-5：

差二通道原始数据TS101-5TS101-2：

差一、差二通道原始数据F：

TS101-2HOST：

目标信息、三通道像数据、三通道原始数据、调试或测试信息（预置伺服角度等）G：

HOSTTS101-2：

装订控制命令、波形参数I：

TS101-1/2TS101-0TS101-0TS101-3：

控制信息,控制流,HOST通过装订参数控制信号处理机工作模式；TS101-2响应HOST控制参数；TS101-1角度、距离跟踪，保存控制参数并通过TS101-0回传；TS101-0将控制信息回传至TS101-3，FPGA通过发送波门信息，使波门控制实现实时闭环。

室内联调原理,室外联调,PD距离跟踪,PD距离跟踪,距离跟踪显示结果,