体系结构复习题.docx
《体系结构复习题.docx》由会员分享，可在线阅读，更多相关《体系结构复习题.docx（17页珍藏版）》请在冰点文库上搜索。
体系结构复习题
1.计算机系统结构不包括（）。
A．主存速度B．数据表示
C．机器工作状态D．信息保护
2.数据表示指的是（）。
A．应用中要用到的数据元素之间的结构关系
B．软件要处理的信息单元之间的结构关系
C．机器硬件能识别和引用的数据类型
D．高级语言中的数据类型说明语句
3.操作码优化的目的是（）。
A．缩短指令字长B．减少程序总位数
C．增加指令字表示的信息D．A、B和C
4．与全相联映像相比，组相联映像的优点是（）。
A．目录表小B．块冲突概率低C．命中率高D．主存利用率高
5.浮点加法指令让“求阶差”、“对阶”、“尾数加”和“规格化”流水，是属于
（）。
A．系统级流水B．处理机级流水C．部件级流水D．作业级流水
6．虚拟存储器常用的地址映像是（）。
A．全相联映像B.组相联映像
C.直接映像D.全相联、组相联和直接映像
7．按Cache地址映像的块冲突概率从高到低的顺序是（）。
A.全相联映像、直接相联映像、组相联映像
B.组相联映像、直接相联映像、全相联映像
C.直接相联映像、组相联映像、全相联映像
D.全相联映像、组相联映像、直接相联映像
8．当计算机系统通过执行通道程序完成输入输出工作时，执行通道程序的是（）
A．CPUB．通道C．CPU和通道D．指定的外设
9．输入输出数据不经过CPU内部寄存器的输入输出方式是（）
A．程序控制输入输出方式B．中断输入输出方式
C．直接存储器访问方式D．上述3种方式
10．多处理机中不会引起Cache不一致的是（）。
A．共享可写的数据
B．共享只读的数据
C．进程在处理机之间产生迁移
D．I/O传出
1.系列机是指在一个厂家内生产的具有相同的体系结构，但具有不同的组成和实现的一系列不同型号的机器。
2.流水线处理机中常见的三种相关是结构相关、数据相关和控制相关。
3．存储器的三个主要指标是速度、容量和价格。
4．当组相联的路数n变为1时，组相联就变成了直接映像，当组数G变为1时，组相联就变成了全相联映像。
5.输入输出系统包括输入输出设备、集中式共享存储器结构及与输入输出操作有关的分布式存储器结构。
6．在基于总线互连的多处理机中，采用总线监听协议来解决cache一致性问题。
总线监听
1．计算机系统中提高并行性的技术途径有时间重叠、资源重复和资源共享三种。
在高性能单处理机的发展中，它的实现基础是流水线。
2．衡量流水线性能通常有三种主要指标，它们是吞吐率、加速比和效率。
3．伪相联Cache中，确定另一块的一种简单的方法是将索引字段的最高位取反。
4．大小为N的直接映像Cache的失效率约等于大小为N/2的两路组相联Cache的失效率。
5．非专用总线控制方式中确定优先序可有菊花链、计数器和独立请求等三种
方式。
6．现有的MIMD机器可以分为集中式共享存储器结构和分布式存储器结构两类。
每一类代表了一种存储器的结构和互联策略。
7．在基于总线互连的多处理机中，采用总线监听协议来解决cache一致性问题。
7．相联存储器CAM是按访问的存储器。
8．从计算机体系结构的发展来看，早期的计算机是以为中心的系统结构，而近代的是以为中心的系统结构。
5．计算机系统性能常用衡量，而CPU性能常用衡量。
1．一条DLX指令最多需要5个时钟周期，它们分别是周期、__周期、执行/有效地址计算周期、__周期和__周期。
2．DLX流水线寄存器的作用是把_和__信息从一个流水段传送到下一个流水段。
1.向量处理方式有水平处理，垂直处理，分组处理方式三种。
6．Amdahl定律表明系统的加速比依赖于可改进比例、和部件加速比个因素。
1.透明性——在计算机技术中，对本来存在的事物或属性，从某一角度来看又好像不存在的概念称为透明性。
2.旁路（定向）——将计算结果从其产生的地方直接送到其他指令需要它的地方，或所有需要它的功能单元，避免暂停。
3.VictimCache——位于Cache和存储器之间的又一级Cache，容量小，采用全相联策略。
用于存放由于失效而被丢弃（替换）的那些块。
每当失效发生时，在访问下一级存储器之前，先检查VictimCache中是否含有所需块。
4.同步总线——同步总线上所有设备通过统一的总线系统时钟进行同步。
5.计算/通信比——反映并行程序性能的一个重要的度量。
在并行计算中，它是指每次数据通信要进行的计算与通信开销的比值。
5.大概率事件优先原则——对于大概率事件（最常见的事件），赋予它优先的处理权和资源使用权，以获得全局的最优结果。
6.Amdahl定律——加快某部件执行速度所获得的系统性能加速比，受限于该部件在系统中所占的重要性。
7.程序的局部性原理——程序在执行时所访问地址的分布不是随机的，而是相对地簇聚；这种簇聚包括指令和数据两部分。
1．软件兼容——同一个软件可以不加修改地运行于体系结构相同的各档机器上，而且它们所获得的结果一样，差别只在于运行的时间不同。
2．数据相关——当指令在流水线中重叠执行时，流水线有可能改变指令读/写操作的顺序，使得读/写操作顺序不同于它们非流水实现时的顺序，将导致数据相关。
3．伪相联Cache——一种既能获得多路组相联Cache的低失效率，又能获得直接映象Cache的命中速度的相联办法。
4．异步总线——异步总线上的设备之间没有统一的系统时钟，设备自己内部定时。
设备之间的信息传送用总线发送器和接收器控制。
5.机群——由多台同构或者异构的独立计算机通过高性能网络连接在一起而构成的高性能并行计算机系统.构成机群的计算机都拥有自己的存储器、I/O设备和操作系统，他们在机群操作系统的控制下协同完成特定的并行计算任务。
1．简述指令集结构中采用多种寻址方式的优缺点。
2．当前指令集结构中所使用的一些操作数寻址方式有哪些？
1）1．计算机指令集结构设计所涉及的内容有哪些？
2．常见的三种通用寄存器型机器的优缺点各有哪些？
指令集结构类型
优点
缺点
寄存器－寄存器型
（0,3）
简单，指令字长固定，是一种简单的代码生成模型，各种指令的执行时钟周期数相近。
和指令中含有对存储器操作数访问的结构相比，指令条数多，因而其目标代码较大。
寄存器－存储器型
（1,2）
可以直接对存储器操作数进行访问，容易对指令进行编码，且其目标代码较小。
指令中的操作数类型不同。
在一条指令中同时对一个寄存器操作数和存储器操作数进行编码，将限制指令所能够表示的寄存器个数。
由于指令的操作数可以存储在不同类型的存储器单元，所以每条指令的执行时钟周期数也不尽相同。
存储器－存储器型
（3,3）
是一种最紧密的编码方式，无需“浪费”寄存器保存变量。
指令字长多种多样。
每条指令的执行时钟周期数也大不一样，对存储器的频繁访问将导致存储器访问瓶颈问题。
三、有哪几种向量处理方式？
它们对向量处理机的结构要求有何不同？
3．简述通道完成一次数据传输的主要过程。
3.简述流水线技术的特点。
1）流水过程由多个相联系的子过程组成，每个过程称为流水线的“级”或“段”；
2）每个子过程由专用的功能段实现；
3）各个功能段所需时间应尽量相等，否则，时间长的功能段将成为流水线的瓶颈，会造成流水线的“堵塞”和“断流”；
4）流水线需要有“通过时间”（第一个任务流出结果所需的时间），在此之后流水过程才进入稳定工作状态，每一个时钟周期（拍）流出一个结果；
5）流水技术适合于大量重复的时序过程，只有在输入端能连续地提供任务，流水线的效率才能充分发挥。
4.在“Cache—主存”层次中，主存的更新算法有哪几种？
？
它们各有什么特点？
1）写直达法；易于实现，而且下一级存储器中的数据总是最新的。
2）写回法；速度块，“写”操作能以Cache存储器的速度进行。
而且对于同一单元的多个写最后只需一次写回下一级存储器，有些“写”只到达Cache，不到达主存，因而所使用的存储器频带较低。
1．通常有哪几种指令格式？
简述其适用范围。
答：
1）变长编码格式。
如果体系结构设计者感兴趣的是程序的目标代码大小，而不是性能，就可以采用变长编码格式。
2）固定长度编码格式。
如果感兴趣的是性能，而不是程序的目标代码大小，则可以选择固定长度编码格式。
3）混合型编码格式。
需要兼顾降低目标代码长度和降低译码复杂度时，可以采用混合型编码格式。
2．简述RISC结构的设计原则。
答：
1）选取使用频率最高的指令，并补充一些最有用的指令；
2）每条指令的功能应尽可能简单，并在一个机器周期内完成；
3）所有指令长度均相同；
4）只有Load和Store操作指令才访问存储器，其它指令操作均在寄存器之间进行；
5）以简单有效的方式支持高级语言。
3．按设备定时方式分类，总线可分为哪两类？
它们各有何特点？
答：
1）同步总线；同步总线上所有设备通过统一的总线系统时钟进行同步。
同步总线成本低，因为它不需要设备之间互相确定时序的逻辑。
但是同步总线也有缺点，总线操作必须以相同的速度运行。
2）异步总线；异步总线上的设备之间没有统一的系统时钟，设备自己内部定时。
设备之间的信息传送用总线发送器和接收器控制。
异步总线容易适应更广泛的设备类型，扩充总线时不用担心时钟时序和时钟同步问题。
但在传输时，异步总线需要额外的同步开销。
4．降低Cache失效率有哪几种方法？
简述其基本思想。
常用的降低Cache失效率的方法有下面几种：
1）增加Cache块大小。
增加块大小利用了程序的空间局部性。
2）提高相联度，降低冲突失效。
3）VictimCache，降低冲突失效。
4）伪相联Cache，降低冲突失效。
5）硬件预取技术，指令和数据都可以在处理器提出访问请求前进行预取。
6）由编译器控制的预取，硬件预取的替代方法，在编译时加入预取的指令，在数据被用到之前发出预取请求。
7）编译器优化，通过对软件的优化来降低失效率。
1.如果某一计算任务用向量化方式求解比用标量方式求解要快20倍，称可用向量方式求解部分所花费的时间占总的时间的百分比为可向量化百分比。
请画出加速比与可向量化百分比之间的关系曲线。
解：
设向量化百分比为
，那么根据Amdahl法则，系统的加速比为：
加速比与可向量化百分比之间的关系曲线如下图所示。
2.动态多功能流水线由6个功能段组成，如下图：
其中，S1、S4、S5、S6组成乘法流水线，S1、S2、S3、S6组成加法流水线，各个功能段时间均为△t，假设该流水线的输出结果可以直接返回输入端，而且设置有足够地缓冲寄存器，若以最快的方式用该流水计算：
（1）.画出时空图；
（2）.计算实际的吞吐率、加速比和效率。
答：
本题解题的关键是弄清楚机器一共要做10次乘法，4次加法，而且应进行适当的指令调度，以得到最大的吞吐率。
3.给定以下的假设，试计算直接映象Cache和两路组相联Cache的平均访问时间以及CPU的性能。
由计算结果能得出什么结论？
（3）.理想Cache情况下的CPI为2.0，时钟周期为2ns，平均每条指令访存1.2次；
（4）.两者Cache容量均为64KB，块大小都是32字节；
（5）.组相联Cache中的多路选择器使CPU的时钟周期增加了10％；
（6）.这两种Cache的失效开销都是80ns；
（7）.命中时间为1个时钟周期；
（8）.64KB直接映象Cache的失效率为1.4％，64KB两路组相联Cache的失效率为1.0％。
解：
平均访问时间＝命中时间＋失效率×失效开销
平均访问时间1-路=2.0+1.4%*80=3.12ns
平均访问时间2-路=2.0*（1+10%）+1.0%*80=3.0ns
两路组相联的平均访问时间比较低
CPUtime=（CPU执行+存储等待周期）*时钟周期
CPUtime=IC（CPI执行+总失效次数/指令总数*失效开销）*时钟周期
=IC（（CPI执行*时钟周期）+（每条指令的访存次数*失效率*失效开销*时钟周期））
CPUtime1-way=IC（2.0*2+1.2*0.014*80）＝5.344IC
CPUtime2-way=IC（2.2*2+1.2*0.01*80）＝5.36IC
相对性能比：
5.36/5.344=1.003
直接映象cache的访问速度比两路组相联cache要快1.04倍，而两路组相联Cache的平均性能比直接映象cache要高1.003倍。
因此这里选择两路组相联。
3．假定要在一个时钟速率为40MHz的标量处理机上执行一个典型测试程序，该程序中含有4种类型指令，每种指令的条数和每种指令的CPI如下所示：
指令类型
指令数
CPI
ALU
120000
1
Load/Store指令（Cache命中时）
36000
2
转移指令
24000
4
访存指令（Cache不命中时）
20000
8
（1）计算在单处理机上执行该程序的平均CPI。
（2）根据
（1）所得的CPI值，计算相应的MIPS速率。
解：
1．计算机系统有三个部件可以改进，这三个部件的加速比如下：
部件加速比1＝30；部件加速比2＝20；部件加速比3＝10；
（1）如果部件1和部件2的可改进比例为30％，那么当部件3的可改进比例为多少时，系统的加速比才可以达到10？
（2）如果三个部件的可改进比例为30％、30％和20％，三个部件同时改进，那么系统中不可加速部分的执行时间在总执行时间中占的比例是多少？
解：
在多个部件可改进情况下Amdahl定理的扩展:
式中，fi为可加速部件i在未优化系统中所占的比例；Si是部件i的加速比。
有一条流水线如下所示。
（1）求连续输入10条指令，该流水线的实际吞吐率和效率；
（2）该流水线的瓶颈在哪一段？
请采取三种不同的措施消除此“瓶颈”。
对于你所给出的新流水线，计算连续输入10条指令时，其实际吞吐率和效率。
答：
（1）
（2）瓶颈在3、4段。
变成八级流水线（细分）
变成两级流水线（合并）
重复设置部件
2．伪相联中，假设在直接映像位置没有发现匹配，而在另一个位置才找到数据（伪命中）时，需要1个额外的周期，而且不交换两个Cache中的数据，失效开销为50个时钟周期。
试求：
（1）推导出平均访存的时间公式。
（2）利用
（1）中得到的公式，对于2KBCache和128KBCache，重新计算伪相联的平均访存时间。
请问哪一种伪相联更快
假设2KB直接映像Cache的总失效率为0.098，2路相联的总失效率为0.076；
128KB直接映像Cache的总失效率为0.010，2路相联的总失效率为0.007。
解：
不管作了何种改进，失效开销相同。
不管是否交换内容，在同一“伪相联”组中的两块都是用同一个索引得到的，因此失效率相同，即：
失效率伪相联＝失效率2路。
伪相联cache的命中时间等于直接映象cache的命中时间加上伪相联查找过程中的命中时间*该命中所需的额外开销。
命中时间伪相联＝命中时间1路＋伪命中率伪相联×1
交换或不交换内容，伪相联的命中率都是由于在第一次失效时，将地址取反，再在第二次查找带来的。
因此伪命中率伪相联＝命中率2路－命中率1路＝（1－失效率2路）－（1－失效率1路）
＝失效率1路－失效率2路。
交换内容需要增加伪相联的额外开销。
平均访存时间伪相联＝命中时间1路＋（失效率1路－失效率2路）×1
＋失效率2路×失效开销1路
将题设中的数据带入计算，得到：
平均访存时间2Kb=1+（0.098-0.076）*1+（0.076*50）=4.822
平均访存时间128Kb=1+（0.010-0.007）*1+（0.007*50）=1.353
显然是128KB的伪相联Cache要快一些。
3.有一个流水线由四段组成，其中每当流经第三段时，总要在该段循环一次才能流到第四段。
如果每段经过一次的时间都是△t，问：
（1）当在流水线的输入端每△t时间输入任务时，该流水线会发生什么情况？
（2）此流水线的实际吞吐率为多少？
如果每2△t输入一个任务，连续处理10个任务的实际吞吐率和效率是多少？
（3）当每段时间不变时，如何提高该流水线的吞吐率？
仍连续处理10个任务时，其吞吐率提高多少？
答：
（1）会发生流水线阻塞情况。
（2）
（3）重复设置部件
吞吐率提高倍数＝
＝1.64
升级会员 