数字式竞赛抢答器.docx

上传人:b****1 文档编号:10378064 上传时间:2023-05-25 格式:DOCX 页数:21 大小:209.76KB
下载 相关 举报
数字式竞赛抢答器.docx_第1页
第1页 / 共21页
数字式竞赛抢答器.docx_第2页
第2页 / 共21页
数字式竞赛抢答器.docx_第3页
第3页 / 共21页
数字式竞赛抢答器.docx_第4页
第4页 / 共21页
数字式竞赛抢答器.docx_第5页
第5页 / 共21页
数字式竞赛抢答器.docx_第6页
第6页 / 共21页
数字式竞赛抢答器.docx_第7页
第7页 / 共21页
数字式竞赛抢答器.docx_第8页
第8页 / 共21页
数字式竞赛抢答器.docx_第9页
第9页 / 共21页
数字式竞赛抢答器.docx_第10页
第10页 / 共21页
数字式竞赛抢答器.docx_第11页
第11页 / 共21页
数字式竞赛抢答器.docx_第12页
第12页 / 共21页
数字式竞赛抢答器.docx_第13页
第13页 / 共21页
数字式竞赛抢答器.docx_第14页
第14页 / 共21页
数字式竞赛抢答器.docx_第15页
第15页 / 共21页
数字式竞赛抢答器.docx_第16页
第16页 / 共21页
数字式竞赛抢答器.docx_第17页
第17页 / 共21页
数字式竞赛抢答器.docx_第18页
第18页 / 共21页
数字式竞赛抢答器.docx_第19页
第19页 / 共21页
数字式竞赛抢答器.docx_第20页
第20页 / 共21页
亲,该文档总共21页,到这儿已超出免费预览范围,如果喜欢就下载吧!
下载资源
资源描述

数字式竞赛抢答器.docx

《数字式竞赛抢答器.docx》由会员分享,可在线阅读,更多相关《数字式竞赛抢答器.docx(21页珍藏版)》请在冰点文库上搜索。

数字式竞赛抢答器.docx

数字式竞赛抢答器

数字式竞赛抢答器

学院:

计算机与通信学院

专业:

通信工程

班级:

通信工程4班

指导老师:

于波

姓名:

陈成

学号:

10250412

目录

一、摘要………………………………………………

二、技术性能指标……………………………

三、方案的选择…………………………………

四、工作原理…………………………

五、单元功能电路的设计………………………

六、附录………………………………………

七、设计总结,心得体会…………………………

 

摘要

数字式竞赛抢答器是一名公正的裁判员,它的任务是从若干名参赛者中确定出最先的抢答者,并要求参赛者在规定的时间里回答完问题。

它在娱乐、竞赛中起着重要的作用,它体现出公平性、准确性。

它替代人们的肉眼观察,主观判断。

在公正的比赛中,数字式竞赛抢答器是不可或缺的。

当代社会,有各式各样的知识竞赛,抢答器也成为了一种很常见的装置。

在知识比赛中,特别是做抢答题目的时候,在抢答过程中,为了知道哪一组或哪一位选手先答题,必须要设计一个系统来完成这个任务。

因为在抢答过程中,靠视觉是很难判断出哪组先答题。

,此数字是竞赛抢答器即通过LED显示灯来判别是哪一个参赛者抢答成功并对抢答成功的选手加分或者减分。

本次设计将主体电路分为了抢答按钮、抢答锁存、抢答显示三个部分。

抢答输入部分由三个抢答按钮和一个清零复位按钮组成;抢答锁存电路由与非门和CC4013芯片组成;抢答显示电路由三个发光二级管组成。

该设计仅用两块数字芯片便实现了数显抢答的功能,与其他抢答器电路相比,有结构简单、成本低、制作方便、实用可靠、成本极低的优点。

本文详细介绍了抢答器的设计方案和功能,并对电路原理进行了一定的分析。

完成数字是竞赛抢答器的任务。

 

关键字:

抢答,数字,计分器

 

技术性能指标

74LS192是同步十进制可逆计数器,它具有双时钟输入,并具有清除和置数等功能,其引脚排列及逻辑符号如下所示:

图-174LS192的引脚排列及逻辑符号

              (a)引脚排列                      (b)逻辑符号

图中:

为置数端,

为加计数端,

为减计数端,

为非同步进位输出端,         

为非同步借位输出端,P0、P1、P2、P3为计数器输入端,

为清除端,Q0、Q1、Q2、Q3为数据输出端。

74ls48引脚图管脚功能表 

74LS48芯片是一种常用的七段数码管译码器驱动器,常用在各种数字电路和单片机系统的显示系统中,下面我就给大家介绍一下这个元件的一些参数与应用技术等资料。

图-274ls48引脚图

CC4511所使用的共阴极译码器CC4511的引脚图和完全功能图如下:

图-3

 

CC4013------双上升沿D触发器简要说明

CC4013由两个相同的、相互独立的数据型触发器构成。

每个触发器有独立的

数据、置位、复位、时钟输入和Q及Q输出。

此器件可用作移位寄存器,且通过将

Q输出连接到数据输入,可用作计数器和触发器。

在时钟上升沿触发时,加在D输

入端的逻辑电平传送到Q输出端。

置位和复位与时钟无关,而分别由置位或复位线

上的高电平完成。

CC4013提供了14引线多层陶瓷双列直插(D)、熔封陶瓷双列直插(J)、塑料

双列直插(P)和陶瓷片状载体(C)4种封装形式。

引出端符号

1D-2D数据输入端

1CP-2CP时钟输入端

1SD-2SD,1RD-2RD直接复位端

1Q-2Q原码输出端

1Q-2Q反码输出端

VDD正电源

Vss地

推荐工作条件

电源电压范围…………3V~15V

输入电压范围…………0V~VDD

工作温度范围

M类…………-55℃~125℃

E类………….-40℃~85℃

极限值

电源电压…...-0.5V~18V

输入电压……-0.5V~VDD+0.5V

输入电流…………….±10mA

储存稳定…………-65℃~150℃

图-4逻辑符号

图-5引出端排列(俯视)

图-6逻辑图

表-4功能表

 

CC40192:

同步十进制可逆计数器

图-7CC40192引脚排列

CC40192具有双时钟输入,并具有清除和置数等功能,其引脚排列如图-7所示。

图中

—置数端CPU—加计数端CPD—减计数端

—非同步进位输出端

—非同步借位输出端

D0、D1、D2、D3—计数器输入端

Q0、Q1、Q2、Q3—数据输出端CR—清除端

CC40192(同74LS192,二者可互换使用)的功能如表-5。

输入

输出

CR

CPU

CPD

D3

D2

D1

D0

Q3

Q2

Q1

Q0

1

x

x

X

x

x

x

x

0

0

0

0

0

0

x

X

d

c

b

a

d

c

b

a

0

1

1

x

x

x

x

加计数

0

1

1

x

x

x

x

减计数

表-5CC40192功能表

当清除端CR为高电平“1”时,计数器直接清零;CR置低电平则执行其他功能。

当CR为低电平,置数端

也为低电平时,数据直接从置数端D0、D1、D2、D3置入计数器。

当CR为低电平,

为高电平时,执行计数功能。

执行加计数时,减计数端CPD接高电平,计数脉冲由CPU输入;在计数脉冲上升沿进行8421码十进制加法计数。

执行减计数时,加计数端CPU接高电平,计数脉冲由减计数端CPD输入。

图-8是用两片CC40192组成的一百进制减法计数器电路。

由功能表可以看出,要使电路实现倒计时(减法)功能,应使CR=0,

=1,CP+=1,CP-=CP。

可用CR端接电平开关来控制计时器的工作与否。

声响显示电路需要在两种情况下做出反应:

一种是当有参赛者按下抢答开关时,相应电路中的发光二极管亮,同时推动输出级的蜂鸣器发出声响;第二种情况是当裁判员给出“请回答”指令后,计时开始倒计时,若回答问题时间到达限定的时间,蜂鸣器发出声响。

  显示电路由发光二极管与电阻串联而成,发光二极管正极接电源端,负极接D触发器的

端。

当某参赛者按下开关,该触发器接收该使其输出Q端的状态为高电平,相应的

端为低电平,就有电流流过发光二极管使它发亮。

计时系统的驱动显示电路选用BCD-7段锁存译码/驱动器CC4511和七段数码管组成,其工作原理可参照“数字钟”的有关内容。

声响电路由两分组成:

一是由门电路组成的控制电路,二是三级管驱动电路。

门控电路主要由或门组成,它的两个输入,一个来自抢答电路各触发器输出

的与非,它说明只要有一

为低电平,就使该与非门输出为高电平通过或门电路驱动蜂鸣器发声;另一个来自计时系统高位计数器的借位信号OB,它说明计时电路在30秒向29秒,28秒,…2 秒,1秒倒计时再向30秒转化时向高位借位给出一个负脉冲经反相器得到一个高电平。

这个高电平信号也能使蜂鸣器发声,为了保证电路的可靠工作,也可采用与非门构成的基本RS触发器驱动。

图-8CC40192组成一百进制减法计数器电路

74ls160资料介绍

74LS160是十进制计数器,直接清零,异步清零端MR非为低电平时,不管时钟端CP信号状态如何,都可以完成清零功能。

160的预置是同步的,当置入控制器PE非为低电平时,在CP上升沿作用下,输出端Q0-Q3数据端P0-P3一

致。

图-974LS160引脚图

PEParallelEnable(ActiveLOW)Input并行启用(低电平)输入

P0–P3ParallelInputs并行输入

CEPCountEnableParallelInput计数启用并行输入

CETCountEnableTrickleInput计数启用涓流输入

CPClOCk(ActiveHIGHGoingEdge)Input时钟输入

MRMasterReset(ActiveLOW)Input主复位(低电平)输入

SRSynchronousReset(ActiveLOW)Input同步复位(低电平)输入

Q0–Q3ParallelOutputs(Noteb)并行输出(注b)

TCTerminalCountOutput(Noteb)终端计数输出(注b)

选择开关方式真值表:

*SRPECETCEP工作模式

LXXXRESET(Clear)清零

HLXXLOAD(PnQn)置数

HHHHCOUNT(Increment)计数

HHLXNOCHANGE(Hold)保持(不变)

HHXLNOCHANGE(Hold)保持(不变)

建议操作条件:

Symbol符号Parameter参数-最小值典型最大值UNIT单位

VCCSupplyVoltage电源电压54LS4.55.05.5V

74LS4.755.05.25

操作环境温度范围54LS–5525125℃

74LS02570

IOHOutputCurrent—High输出电流-高电平54,74--–0.4mA

IOLOutputCurrent—Low输出电流-低电平54LS--4.0mA

74LS--8.0

LS160A直流特性工作温度范围

符号Parameter参数Limits限制范围单位TestConditions测试条件

最小典型最大

VIHInputHIGHVoltage输入高电平电压2.0--VGuaranteedInputHIGHVoltageforAllInputs

VILInputLOWVoltage输入低电平电压54--0.7VGuaranteedInputLOWVoltageforAllInputs

74--0.8

VIKInputClampDiodeVoltage钳位二极管输入电压-–0.65–1.5VVCC=最小,IIN=–18mA

VOHOutputHIGHVoltage输出高电平电压542.53.5-VVCC=最小,IOH=最大,VIN=VIHCCOHINIHorVILperTruthTable真值表

742.73.5-

VOLOutputLOWVoltage输出低电平电压54,74-0.250.4VIOL=4.0mAVCC=VCC最小,VIN=VILorVIHVIN=VILorVIHperTruthTable真值表

74-0.350.5IOL=8.0mA

IIHInputHIGHCurrent输入高电平电流MR,Data,CEP,ClOCk--20μAVCC=最大,VIN=2.7V

PE,CET

40

MR,Data,CEP,ClOCk--0.1mAVCC=最大,VIN=7.0V

PE,CET0.2

IILInputLOWCurrent输入低电平电流 MR,Data,CEP,ClOCk--–0.4mAVCC=最大,VIN=0.4V

PE,CET–0.8

IOSShortCircuitCurrent短路电流(Note1)–20-–100mAVCC=最大

ICCPowerSupplyCurrent电源电流

Total,OutputHIGH总输出高电平电流--31mAVCC=最大

Total,OutputLOW总输出低电平电流32

74HC406014阶BIN计数

是由一振荡器和14级二进制串行计数位组成。

振荡器的结构可以是RC或晶振电路。

每个触发器的输出供给下一级触发器,每个触发器的输出频率为前一级的一半,振荡器的频率由osc和osc非端外接的RC或晶振电路来控制,当CR为高电平时,计数器清零且振荡器停止工作,所有Q为低电平,同时振荡器被禁止,OSC为低电平时OSC非为高电平。

所有的计数器均为主-从触发器,在/CP1(和CP0)的下降沿,计数器以二进制进行计数。

在时钟脉冲线上使用斯密特触发器对时钟的上升和下降时间无限制。

一些引出端功能及符号:

/CP1时钟输入端

CP0时钟输出端

/CP0反向时钟输出端

Q4-Q10,Q11-Q14计数器输出端

/Q14第14级计数器反相输出端

Vcc正电源

VSS地

功能表:

输入功能

/CP1CR

XH清除

下降沿L计数

上升沿L保持

 

图-10Hc4060-引脚图

 

三、方案的选择

3路数字竞赛抢答器的应用意义

本设计为3路数字竞赛抢答器,我们设计的数字是竞赛抢答器其制作成本低,线路简单,选材及制作容易等特点,并且能够实现优先抢答,音响提醒和数字显示分数功能,具有数字集成电路的锁存性,可用于各种智力抢答等娱乐活动中。

3路数字竞赛抢答器的设计要求及技术指标

1.设计3组参赛式数字竞赛抢答器,每组一个抢答按钮。

2.抢答器有第一抢答信号鉴别和锁存功能,主持人按钮将系统复位并发出抢答指令并开始30秒倒计时:

如果有一组抢答成功,其指示灯亮,并能用组别显示电路显示组别,同时扬声器发出滴嘟双音音响2-3ms,此时电路有自锁功能,使别的抢答开关不起作用。

3.设置显示计分电路,开始预制100分,抢答后由主持人记分,答对一次加10分,错减10分。

设计方案论证

(1)本抢答器可同时供3名选手或3个代表队参加比赛,他们的编号分别是A,B,C,各用一个按钮,按钮的编号与选手的编号相对应,分别是S0,S1,S2;

(2)节目主持人设置一个控制开关,用来控制系统的清零及30秒倒计时的开始;

(3)抢答器具有数据锁存功能,抢答开始后,若有选手按抢答按钮,编号立即锁存,与其对应的发光二极管灯亮,同时扬声器给出音响提示,此外,要锁存输入电路,禁止其他选手抢答,又像抢答选手的编号一直保存到主持人将系统清零为止;

(4)抢答器具有计分的功能,由主持人控制6个计分键,分别控制着每组的加减分。

当主持人启动“开始”键后,扬声器发出“嘀嘟”响声,声音持续2-3ms,选手开始抢答,若回答正确,则给该队加上10分,若回答错误,则扣除该队10分,并设处示分数每队均为100分;

 

四、工作原理

总体设计方案框图及分析

抢答器的总体框图如图所示,其工作过程是:

接通电源时,节目主持人将开关置于“清零”位置,抢答器处于禁止工作状态,编号显示其灭灯,计分器显示分数,即每组均为100分。

当节目主持人宣布抢答题目后,说一声“抢答开始”,同时将控制器开关拨到“开始”位置,扬声器给出声响提示,抢答器处于工作状态。

抢答器要完成下面四项工作:

(1)优先编码器电路立即分辨出抢答者的编号,并有锁存器进行锁存,然后由译码器显示电路显示编码,并暂停倒计时;

(2)扬声器发出短暂声响,提醒节目主持人注意;

(3)控制电路要对输入码电路进行封锁,避免其他选手再次进行抢答;

(4)当选手将问题回答完毕,如果回答正确,主持人所控制的积分器为其加10分,如果回答错误,则扣掉10分,并且主持人操作的控制开关使系统恢复到禁止工作状态,以便急性下一轮的抢答。

 

图-11工作原理图

 

五.单元功能电路的设计

2.1抢答电路设计

该系统有开关A,B,C,分别有三名参赛者控制。

常态时开关接地,比赛时按下开关,使该端为高电平,信号输入芯片开始驱动电路工作。

由有原理图看出,抢答器是由二个四管脚的D型触发器和与非门G1组成。

它的工作原理是这样的:

若参赛者A首先按下开关,使该端的输入信号为高电平,触发器输入端1D接受该信号是输出Q为高电平,相应的Q非为低电平,这个低电平信号同时送到与非门G1的输入端,与非门G1被封锁,使触发器的控制脉冲CP信号由于与非门G1封锁而被拘之门外,触发器2D和3D因为不具备CP脉冲信号而不接收开关B和C控制端送入的信号(其他的两种情况类同)。

因此该电路只接收第一个输入的信号,即使此时其他参赛者也按下开关,但由于与非门已被封锁,信号是输入不进去的。

1:

清零装置

为了保证电路的正常工作,比赛开始前,裁判员都是要将各触发出发器的状态统一清零。

本系统利用D触发器的异步复位端实现清零功能。

由原理图可以看出,该D触发器的异步复位端为R,低电平有效。

因此,将各触发器的异步复位端统一用一开关S1控制,正常比赛时,使R非、S=0非均处于高电平,用R=0非功能。

2:

显示、声响电路

声响显示电路需要在当有参赛者按下抢答开关时,相应电路的发光二极管亮,同时推动输出级的蜂鸣器发出声响。

显示电路由发光二极管与电阻串联而成,发光二极管正极接电源端,负极接D触发器的Q非端。

当某参赛者按下开关,该触发器接受该信号使其输出Q端的状态为高电平,相应的Q非端为低电平,就有电流流过发光二极管是它发亮。

声响电路由两部分组成:

一是由门电路组成的控制电路,二是三极管驱动电路。

门控电路主要由或门组成,它的两个输入,一个来自抢答电路各触发器输出Q非的与非,他说明只要有一Q非为低电平,就使该与非门输出为高电平通过或门电路驱动蜂鸣器发声。

图-12抢答倒计时电路图

2.2计分电路设计

图2-2计分器的电路结构图,由两片74LS192构成,高位74LS192预置数为0001,次位74LS192预置数为0000,这就满足各组显示的初始分数均为100分,高位的192的进位脉冲端即TCU端接在次位192的进位端,借位脉冲端与次192的借位输出端相连。

两片192的预置数端(即PL端)相连由主持人控制,其余各端子均无效。

次192的加法输入端与减法输入端引出由主持人来控制加减分数,从而实现了主持人对各参赛小组的分数控制。

显示分数的电路由74LS48(三片)与数码显示管组成,最低位的数码管总置于零。

图-13计分显示电路

3、1Hz脉冲产生电路

该设计需要产生1Hz脉冲用来做为30秒倒计时电路的CP信号,该脉冲可以由石英晶体振荡器或555集成定时器产生。

本设计采用了由555定时器和RC组成的多谐振荡器产生1HZ脉冲的设计思路。

选择555定时器构成的多谐振荡器,其中电容C1为10Uf,C2为0.1uF,其中两个电阻R1等于15K欧,R2等于68千欧,将555定时器6、2端口与电容C1相连,8、4共同接5V高电平,3输出端与倒计时器的CP相连且并联一路由发光二极管组成的脉冲指示电路。

具体电路如下图所示。

图-141Hz脉冲产生电路

六、附录

元器件明细表

元器件名称

代号

个数

抢答器按钮

S1,S2,S3,S4,S5,S6,S7,S8

8

开关

A、B、C

3

七段显示译码器

74LS48

11

蜂鸣器

1

三极管

T

1

电容

C1、C2、C3、C4

4

发光二极管

Da、Db、Dc

2

电阻

R1R2R3R4R5R6R7R8R9R10R11R12R13R14R15

15

十进制可逆计数器

74LS192

6

七段数码管译码器驱动器

74LS48

9

双上升沿D触发器

CC4013

2

共阴极译码器

CC4511

2

555定时器

1

十进制同步加/减计数器

CC40192

2

 

4060

1

74LS160

1

表-6元器件明细表

参考文献

[1]毕满清主编.电子技术试验与课程设计.北京:

机械工业出版社,2003

[2]康华光主编,电子技术基础数字部分.高等教育出版社.2006

[3]高吉祥主编.电子技术基础实验与调和设计.北京:

电子工业出版社,2005

[4]吕思忠、施齐云主编.数字电路实验与课程设计.哈尔滨工程大学出版社.2001

[5]张大彪主编.电子技术技能训练.北京:

电子工业出版社.2002

七、设计心得和体会

“电子技术课程设计”是点在技术课程的实践性教学环节,是对我学习电子技术综合性的训练。

通过本次课程设计我收获良多,使我认识到了自己所学的专业知识的实用性和重要性。

本次设计我的课题是数字式竞赛抢答器的设计,本次设计使我对课本上的知识进行了复习和运用。

这是我第一次接触课程设计,所以起初不知该如何下手,后来通过上网查询和查阅相关书籍资料,总算是有点眉目了。

指导了如何下手,后面的工作相对就容易一些了。

埋头苦干的过程是苦涩的,在书山中查找资料的过程是疲倦的,但当课程设计完成时,收获的感觉是甜蜜的。

没有耕耘,哪来的收获的喜悦,不懂的付出怎么能知道回报的快乐,一份耕耘一份收获,有付出才有回报,就在这样的痛苦与快乐的交换中,我学到了知识,学到了做人的道理,收获了一份珍贵的财富。

这次实践使我认识到了我现在所学的知识还远远不够,在实际操作应用过程中还有些问题不能独立解决,所以我会在今后的学习中更加努力学习,学号自己的专业知识,来发展迅速的现代社会。

在此次设计中我非常感谢老师,我在设计过程中遇到过一些不明白的问题,多亏了老师的指导和帮忙,但我的设计还存在有很多不足之处,还望老师予以指正,提出修改的建议,使该设计更加完善。

 

展开阅读全文
相关资源
猜你喜欢
相关搜索
资源标签

当前位置:首页 > 经管营销 > 经济市场

copyright@ 2008-2023 冰点文库 网站版权所有

经营许可证编号:鄂ICP备19020893号-2