计算机组成原理复习00讲解.docx

计算机组成原理复习00讲解.docx

《计算机组成原理复习00讲解.docx》由会员分享，可在线阅读，更多相关《计算机组成原理复习00讲解.docx（21页珍藏版）》请在冰点文库上搜索。

计算机组成原理复习00讲解

1CPU中的译码器主要用于（B）

A.地址译码B.指令译码C.数据译码D.控制信号译码

2计算机系统采用层次化结构组成系统，从最上层的最终用户到最底层的计算机硬件，其层次化构成为（C）

A.高级语言机器——操作系统机器——汇编语言机器——机器语言机器——微指令系统B.高级语言机器——操作系统机器——机器语言机器——汇编语言机器——微指令系统

C.高级语言机器——汇编语言机器——操作系统机器——机器语言机器——微指令系统

D.高级语言机器——汇编语言机器——机器语言机器——操作系统机器——微指令系统

3简答题1.冯—诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU如何区分？

答：

指令周期的不同阶段

4.假设在网络中传送采用偶校验码，当收到的数据位为10101010时，则可以得出结论（D）

A.传送过程中未出错B.出现偶数位错C.出现奇数位出错D.未出错或出现偶数位错

5计算机中表示地址时，采用（D）

A.原码B.补码C.移码D.无符号数

6下列说法正确的是（B）

A,当机器采用补码表示，0有两种编码方式

B,当计算机采用原码表示，0有两种编码方式

C,当机器采用反码表示，0有一种编码方式

D,无论机器采用何种码表示，0都有两种编码方式

7定点补码加法运算中，（c）时表明运算结果必定发生溢出。

A,双符号位相同B,双符号位不同C,正负相加D,两个负数相加

8在浮点机中，（d）是隐含的。

A.阶码B.数符C.尾数D.基数

9设浮点数字长16位，其中阶码5位（含一位阶符），尾数11位（含一位数符），将十进制数+13/128写成二进制定点数和浮点数，并分别写出它在定点机和浮点机中的机器数形式。

解析：

此题考查各种机器数的表示范围

（1）不带符号数表示范围：

0~255

（2）原码表示：

-127~+127

（3）补码表示：

-128~+127

（4）反码表示：

-127~+127

（5）移码表示：

0~255

10在定点机和浮点机中分别如何判断溢出？

解析：

定点机：

定点机中可分别采用单符号位和双符号位判断补码加减运算是否溢出，其中单符号位又分为两种方法：

（1）参加运算的两个操作数符号相同，结果的符号位又与操作数的符号不同，则为溢出。

（2）求和时候=最高进位于次高位异或结果为1时，则为溢出。

双符号位判别方法：

当最后的运算结果两位符号位为10或者01时候溢出，10表示负溢出，01表示正溢出。

浮点机：

浮点机中溢出根据阶码来判断，当阶码大于最大正阶码时候，即浮点数溢出。

若阶码小于最小阶码时，按机器零处理。

11主存与CACHE间采用全相联映像方式，CACHE容量4MB,分为4块，每块1MB，主存容量256MB。

若主存读写时间为30ns，cache的读写时间为3ns，平均读写时间为3.27ns，则cache的命中率为（D）

A.90%B.95%C.97%D.99%

12某机字长为32位，存储容量64MB，若按字编址，它的寻址范围是（C）

A.8MB.16MBC.16MD.8MB

13关于cache的3种基本映像方式，下面叙述中错误的是（D）

A.cache的地址映像有全相联，直接映像，多路组相联等3种基本映像方式

B.全相联映像方式，即主存单元与cache单元随意对应，线路过于复杂，成本太高

C.多路组相联映像是全相联映像和直接映像的一种折中方案，有利于提高命中率。

D.直接映像是全相联映像和组相联映像的一种折中方案，有利于提高命中率。

14存储器采用部分译码法片选时，（C）

A.不需要地址译码器B.不能充分利用存储器空间C.会产生地址重叠D.CPU的地址线全参与译码。

15有一个16K*16的存储器，由1K*4的DRAM芯片，内部结构由64*64构成，试问：

（1）采用异步刷新方式，如最大刷新间隔为2ms，则相邻两行之间的刷新间隔是多少？

（2）如采用集中刷新方式，存储器刷新一遍最少用多少个存储器周期？

设存储器的存储周期为0.5us，死区占多少时间？

死时间率为多少？

（刷新周期为2ms）

解析：

（1）采用异步刷新方式，在2ms时间内把芯片的64行刷新一遍，相邻两行之间的刷新间隔=2ms/64=31.25us，可取的刷新间隔是31us。

（2）如采用集中刷新方式，存储器刷新一遍最少用64各存储周期，因为存储器的存储周期为0.5us，则死区=0.5us*64=32us，死时间率=32us/2000us*100%=1.6%。

16现有一64*2位的存储器芯片，欲设计具有同样存储容量的存储器，应如何安排地址线和数据线引脚的数目，使两者之和最小。

并说明有几种解答。

解析：

不妨设地址线和数据线的数目分别为x，y。

只须满足2

*y=64K*2

当y=1时，x=17：

当y=2时，x=16：

当y=4时，x=15：

当y=8时，x=14：

（可不要讨论y=3,5,6,这种情况，不然x就要泪奔了，没法计算）经分析看出当数据线为1或2时，地址线和数据线引脚的数目之和为18，达到最小啊，并且有两种解答。

17假定用若干个2K*4位芯片组成一个8K*8位存储器，则OB1FH所在的芯片最小地址是多少？

解析0800H

由表格2K*4位芯片组成8K*8位芯片，需要8片2K*4位芯片。

即分为4组，每组分为2片2K*4位芯片组成2K*8位芯片。

其中每组2片2K*4位芯片由同一地址访问。

四组的地址格式是：

0000

0000

0000

0000

0000

0111

1111

1111

第一组

0000

1000

0000

0000

0000

1111

1111

1111

第二组

0001

0000

0000

0000

0001

0111

1111

1111

第三组

0001

1000

0000

0000

0001

1111

1111

1111

第四组

18指令系统中采用不同寻址方式的目的主要是C

A.可降低变成难度

B.可降低指令的译码难度

C.缩短指令字长，扩大寻址空间，提高编程的灵活性

D.以上均不正确

19下列四种类型的指令中，执行时间最长的是什么指令B

A.RR型

B.SS型

C.RS型

D.不能确定，需要由指令格式来决定

20下列关于CISC/RISC计算机叙述中，错误的是D

A.RICS机器指令比CISC机器指令简单的多

B.RISC中通用寄存器比CISC多

C.RISC中的寻址方式比CISC少

D.CISC比RISC机器可以更好地支持高级语言

21RISC思想主要基于的是A

A.减少指令的平均执行周期

B.减少指令的复杂程度

C.减少硬件的复杂程度

D.便于编译器编写

22指令按功能分类，一般可分为哪几类？

如果按照操作数个数分类，又可分为哪几类？

答：

按指令功能分类，一般可分为以下几类

1算数和逻辑运算指令：

每台计算机都不可或缺的指令，用来完成算数逻辑运算。

2移位指令：

用来完成算术移位和逻辑移位。

3数据传送指令：

用来完成CPU与主存之间的数据传送，在统一编址的机器中还可以用来完成CPU与I/O设备的数据传送

4转移指令、子程序调用与返回指令：

主要用来改变指令执行次序的问题。

5其他指令：

停机指令，开关中断指令等。

按操作数个数分类，一般可分为：

1零操作数指令

2单操作数指令

3双操作数指令

4多操作数指令

23假设指令字长为16位，操作数的地址码为6位，指令有零地址、一地址、二地址三种格式

（1）设操作码固定若零地址有M种，一地址有N种，则二地址最都有多少种？

（2）采用扩展码操作技术，二地址的指令有多少种？

（3）采用扩展码操作技术若二地址的指令有P条，零地址的指令有Q条，则一地址的指令最多有几种？

答：

（1）由于操作数的地址码有6位，所以二地址指令中操作码的位数为16-6-6=4位，即操作码只占4位。

由于操作码固定，所以零地址指令、一地址指令、二地址指令的总和不能超过16种，现已知零地址指令有M种，一地址指令有N种，所有二地址指令最多不能超过16-M-N种。

（2）在

（1）中算的二地址指令操作码为4位，即最多有2

=16条指令。

但绝对不能取16就绝后了，就不能扩展为一地址指令和零地址指令了。

所以位地址最多15条，剩下一条用来继承香火。

（3）由于操作码位数可变，且二地址指令、一地址指令和零地址指令的操作码长度分别为4位、10位、16位。

也就是说二地址指令每减少一条，就可以多出2

条一地址指令；一地址指令每减少一条，就可以多出2

条零地址指令。

根据以上分析。

假设一地址指令有X条则一地址指令最多有（2

-P）*2

条,零地址指令就应该最多有【（2

-P）*2

-R】*2

。

根据题目给出的零地址Q条，则可以得出如下公式：

Q=[（2

-P）*2

-R]*2

R=（2

-P）*2

-Q*2

24指令寄存器中寄存的是C

A.下一条要执行的指令

B.已执行完了的指令

C.正在执行的指令

D.要转移的指令

25关于通用寄存器，下列说法正确的是D

A.可存放指令的寄存器

B.可存放程序状态的寄存器

C.本身具有计数逻辑与位移逻辑的寄存器

D.可存放运算结果的寄存器

26在取指令操作结束以后，程序计数器中存放的是C

A.当前指令的地址

B.程序中指令的数量

C.下一条指令的地址

D.已经执行指令的技术值

27指令译码器进行译码的是B

A.整条指令

B.指令的操作码字段

C.指令的地址

D.指令的操作数字段

28从一条指令的启动到下一条指令启动的时间间隔称为D

A.时钟周期

B.机器周期

C.节拍

D.指令周期

29微程序控制器中，机器指令与微指令之间的关系是B

A.一条机器指令由一条微指令来执行

B.一条机器指令由一条微指令编成的微程序来解释执行

C.一段机器指令组成的程序可由一个微程序来执行

D.每一条微指令由一条机器指令来解释执行

30在微程序控制中，把操作控制信号编成A

A.微指令

B.微地址

C.操作码

D.程序

31微指令大体可分为两类：

水平微指令和垂直微指令。

在下列几项中，不符合水平型微指令的特点的是B

A.执行速度快

B.并行度较低

C.更多的体现了控制器的硬件细节

D.微指令的长度较长

32相对于微指令程序控制器，硬布线控制器的特点是D

A.指令执行的速度慢，指令功能的修改和扩展容易

B.指令执行的速度慢，指令功能的修改和扩展难

C.指令执行的速度快，指令功能的修改和扩展容易

D.指令执行的速度快，指令功能的修改和扩展难

33简述计算机控制器功能和执行一条指令所需的步骤。

答：

控制器部件是计算机的五大功能部件之一，其作用是向整机每个部件（包括控制器部件本身）提供协同运行所需要的控制信号。

计算机的最本质功能是连续执行指令，而每一条指令往往又要分成几个执行步骤才得以完成。

由此又可以说，计算机控制器的基本功能是依据当前正在执行的指令和它所处的执行步骤，形成（或称得到）并提供出在这一时刻整机各部件要用到的控制信号，执行一条指令，要经过读取指令、分析指令、执行指令所规定的处理功能这3个阶段完成，控制器还要保证能按程序中设定的指令运行次序，自动地连续执行指令序列。

34总线复用可以C

A.提高总线的传输带宽

B.增加总线的功能

C.减少总线中信号线的数量

D.提高总线的负载能力

35系统总线中数据线、地址线、控制线是根据什么来划分的？

C

A.总线所处的位置

B.总线的传输方向

C.总线的传输内容

D.以上都不对

36某总线共有88根信号线，其中数据总线为32根，地址总线为20根

，控制总线36根，总线工作频率为66HMz，则总线宽度为A

A.32bit264MB/s

B.20bit254MB/s

C.20bit264MB/s

D.32bit254MB/s

37在集中式总线控制中，响应时间最快的是C

A.链式查询

B.计数器定时查询

C.独立请求

D.分组链式查询

38假设一个32位的处理器配有16位的外部数据总线，时钟频率50HMz，若总线传输的最短周期为4各时钟周期，试问处理器最大的传输速率是多少？

若想提高一倍数据传输率，可采用什么措施（注：

仅可改变一个指标）？

答：

首先根据时钟频率可计算出传输最短周期为：

T=4/（50HMz）=80*10^（-9）s

对于总线宽度为16位的总线，最大传输率为：

16b/T=2B{80*10^（-9）s}=25MBps

若想提高一倍的数据传输率，可采用两种方式：

（1）将总线宽度扩大为32位，CPU时钟频率仍为50MHz；

（2）将CPU时钟频率仍为100MHz，总线宽度扩大为16位。

38假设指令字长为16位，操作数的地址码为6位，指令有零地址、一地址、二地址三种格式：

（1）设操作码固定，若零地址有P种，一地址有Q种，则二地址最多有多少种？

（2）采用扩展码操作技术，若二地址指令有X种，零地址指令有Y种，则一地址指令最多有几种？

（1）由于操作数的地址码有6位，所以二地址指令中操作码的位数为16-6-6=4位，即操作码只占4位。

由于操作码固定，所以零地址指令、一地址指令、二地址指令的总和不能超过16种，现已知零地址指令有M种，一地址指令有N种，所有二地址指令最多不能超过16-P-Q种。

（2）采用扩展操作码技术，操作码位数可变，则二地址指令、一地址指令和零地址指令的操作码长度分别为4位、10位、16位。

可见二地址指令每减少一条，就可以多出2

条一地址指令操作码；一地址指令每减少一条，就可以多出2

条零地址指令操作码。

二地址指令有X条则一地址指令最多有（2

-X）*2

条,设一地址指令有M条，则零地址指令最多有[（2

-X）*2

-M]*2

。

根据题目给出的零地址Y条，则可以得出如下公式：

Y=[（2

-X）*2

-M]*2

则一地址指令

M=（2

-X）*2

-Y*2

。

在设计操作码不固定的指令系统时，应尽量考虑安排指令使用频度（即指令在程序中出现的概率）高的指令占用短的操作码，对使用频度低的指令可占用较长的操作码，这样可以缩短经常使用的指令的译码时间。

39.如果x为负数，由[x]

求[-x]

是将（）D

A.[x]

各值保持不变

B.[x]

符号位变反，其他各位不变

C.[x]

除符号位外，各位变反，末位加1

D.[x]

连同符号位一起变反，末位加1

40、设[x]

=1.x

x

x

x

，当满足（）时，x<-1/2成立。

D

A.x

必须为1，x

x

x

至少有一个为1

B.x

必须为1，x

x

x

任意

C.x

必须为0，x

x

x

至少有一个为1

D.x

必须为0，x

x

x

任意

41、在定点运算器中，无论采用双符号位还是单符号位，必须有（）。

C

A.译码电路，它一般用“与非”门来实现

B.编码电路，它一般用“或非”门来实现

C.溢出判断电路，它一般用“异或”门来实现

D.移位电路，它一般用“与或非”门来实现

P42:

42.原码乘法是（）A

A.先取操作绝对值相乘，符号位单独处理

B.用原码表示操作数，然后直接相乘

C.被乘数用原码表示，乘法去绝对值，然后相乘

D.乘数用原码表示，被乘数去绝对值，然后相乘

42、设[x]

=0.1011[Y]

=1.1110,求[X+Y]

和[X-Y]

的值。

43、设x=+11/16,y=+3/16,试求变形补码计算x+y。

【1.0010】

44、在下列几种存储器中，CPU不能直接访问的是（）A

A.硬盘

B.内存

C.Cache

D.寄存器

45、计算机的储存系统是指（）D

A.RAM

B.ROM

C.主存储器

D.Cache、主存储器和外存储器

46、动态RAM采用下列哪种刷新方式时，不存在死时间（）B

A.集中刷新

B.分散刷新

C.异步刷新

D.都不对

47、一个1k*4位的动态RAM芯片，若其内部结构排列成64*64形式，且存取周期为0.1µs。

1）若采用分散刷新和集中刷新（即异步刷新）相结合的方式，刷新信号周期应取多少？

采用分散和集中刷新相结合的方式，对排列成64*64的储存芯片，需在2ms内将64行个刷新一遍，则刷新信号的间隔时间为2ms/6=31.25µs，故可取刷新时间周期为【31.25】=31µs

2）若采用集中刷新，则对该储存芯片刷新一遍需多长时间？

死时间率是多少？

采用集中刷新，对64*64的芯片，需在2ms内集中64个存取周期刷新64行。

题中给出的存取周期为0.1µs，即在2ms内集中6.4µs刷新，则死时间率为（6.4/2000）*100%=0.32%

48、.主存储器的地址寄存器和数据寄存器各自的作用是什么？

设一个1MB容量的存储器，字长为32位，问；

1）按字节编址，地址寄存器和数据寄存器各几位？

编址范围为多大？

按字节编址，1MB=2^20*8位地址寄存器为20位，数据寄存器为8位，编址范围为00000H~FFFFFH（FFFFFH-00000H+1=100000H=2^）。

2）按字编址，地址寄存器和数据寄存器各几位？

编址范围为多大？

按字编址，1MB=2^18*32位，地址寄存器为18位，数据寄存器为32位，编址范围为00000H~FFFFFH（3FFFFH-00000H+1=40000H=2^18）

3.有一个16k*16位的存储器，由1k*4位的DRAM芯片构成（芯片是64*64结构）。

问；

1）共需要多少RAM芯片？

存储器的总容量为16k*16位，RAM芯片为1k*4位，故所需芯片总数为（16k*16位）/（1k*4位）=64片。

2）采用异步刷新方式，如单元刷新间隔不超过2ms，则刷新信号周期是多少？

采用异步刷新方式，在2ms时间内分散地把芯片64行刷新一遍，故刷新信号的时间间隔为2ms/64=31.25µs,即可取刷新信号周期为30µs。

49、直接寻址的无条件转移指令的功能是将指令中的地址送入（）A

A.程序计算器PC

B.累加器ACC

C.指令寄存器IR

D.地址寄存器MAR

50、下列关于RISC说法中，错误的是（）A。

A.RISC普遍采用微程序控制器

B.RISC大多数指令在一个时钟周期内完成

C.RISC的内部通过寄存器数量相对CISC多

D.RISC的指令数、寻址方式和指令合适种类相对CISC少

51、挂机在总线上的多个I/O设备（）B

A.只能分时向总线发送数据，并只能分时从总线接受数据

B.只能分时向总线发送数据，但可同时从总线接受数据

C.可同时向总线发送数据，并同时从总线接受数据

D.可同时向总线发送数据，但只能分时从总线接受数据

52、单级中断系统中，中断服务程序内的执行顺序是（）A

Ⅰ保护现场Ⅱ开中断Ⅲ关中断Ⅳ保存断点Ⅴ中断时间处理Ⅵ回复现场Ⅶ中断返回

A.Ⅰ→Ⅴ→Ⅵ→Ⅱ→Ⅶ

B.Ⅲ→Ⅰ→Ⅴ→Ⅶ

C.Ⅲ→Ⅳ↔Ⅴ↔Ⅵ↔Ⅶ

D.Ⅳ→Ⅰ→Ⅴ→Ⅵ→Ⅶ

53、回答下列问题；

1）一个完整的指令周期包括哪些CPU工作周期?

一个完整的指令周期包括指周期、间址周期、执行周期和中断周期。

其中取指周期和执行周期是每条指令均有的。

2）中断周期前和中断周期后各是CPU的什么工作周期？

中断周期前是执行周期，中断周期后是取指周期。

3）DMA周期前和DMA周期后各是CPU的什么工作周期？

DMA周期前可以是取指周期、执行（存取数）周期或者中断周期，DMA周期后也可以是取指周期、执行（存取数）周期或者中断周期，总之，DMA周期前后都是存取周期。

CPU结构如下图所示，其中一个累加寄存器Ac，一个状态条件寄存器和其它四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。

（1）请标明图中四个寄存器的名称。

（2）简述指令从主存取到控制器的数据通路。

解答：

（1）a为数据缓冲寄存器MDR，b为指令寄存器IR，c为主存地址寄存器MAR，d为程序计数器PC。

（2）主存→缓冲寄存器MDR→指令寄存器IR→操作控制器。

简述CPU执行一条指令所需的步骤,写出取指周期的微操作。

答：

CPU执行一条指令，要经过读取指令、分析指令、执行指令这三个阶段完成。

取指周期的微操作：

（1）现行指令地址送至存储器地址寄存器；

（2）向主存发送读命令；

（3）将MAR所指的主存单元中的内容经数据总线读至MDR内；

（4）将MDR的内容送至IR；

（5）指令的操作码送至CU译码；

（6）形成下一条指令的地址。

设[x]

=0.1011，[Y]

=1.1110，求X+Y和X-Y的值。

（写出步骤）

解析：

……，[-Y]

=00.0010

[X+Y]

=00.1011+11.1110=00.1001，则X+Y=0.1001

[X-Y]

=00.1011+00.0010=00.1101，则X-Y=0.1101

指令按功能分类，一般可分为哪几类？

如果按照操作数个数分类，又可分为哪几类？

解析：

按指令功能分类，一般可分为以下几类

（1）算术和逻辑运算指令：

每台计算机都不可或缺的指令，用来完成算术逻辑运算。

（2）移位指令：

用来完成算术移位和逻辑移位。

（3）数据传送指令：

用来完成CPU与主存之间的数据传送，在统一编址的机器中还可以用来完成CPU与I/O设备的数据传送

（4）转移指令、子程序调用与返回指令：

主要用来改变指令执行次序的问题。

（5）其他指令：

停机指令，开关中断指令等。

按操作数个数分类，一般可分为：

（1）零操作数指令；

（2）单操作数指令；（3）双操作数指令；（4）多操作数指令

假设一个32位的处理器配有16位的外部数据总线，时钟频率50HMz，若总线传输的最短周期为4个时钟周期，试问处理器最大的传输速率是多少？

若想提高一倍数据传输率，可采用什么措施？

解析：

根据时钟频率可计算出传输最短周期为：

T=4/（50HMz）=80*10^（-9）s

对于总线宽度为16位的总线，最大传输率为：

16b/T=2B{80*10^（-9）s}=25MBps

提高一倍的数据传输率，可采用两种方式：

（3）将总线宽度扩大为32位，CPU时钟频率仍为50MHz；

（2）将CPU时钟频率仍为100MHz，总线宽度扩大为16位。

有一个16K*16的存储器，由1K*4的DRAM芯片，内部结构由64*64构成，试问：

（1）采用异步刷新方式，如最大刷新间隔为2ms，则相邻两行之间的刷新间隔是多少？

（2）如采用集中式刷新，存储器刷新一遍最少用多少个存储器周期？

设存储器的存储周期为0.5us，死区占多少时间？

（刷新周期为2ms）。

解析：

（1）采用异步刷新方式，在2ms时间内把芯片的64行刷新一遍，相邻两行之间的刷新间隔=2ms/64=31.25us，可取的刷新间隔是31us。

（2）采用集中刷新方式，存储器刷新一遍最少用64各存储周期，因