帧同步实验报告综述.docx
《帧同步实验报告综述.docx》由会员分享，可在线阅读，更多相关《帧同步实验报告综述.docx（21页珍藏版）》请在冰点文库上搜索。
帧同步实验报告综述
实验八帧同步信号恢复实验
一、实验目的
1.掌握巴克码识别原理。
2.掌握同步保护原理。
3.掌握假同步、漏同步、捕捉态、维持态概念。
二、实验内容
1.观察帧同步码无错误时帧同步器的维持态。
2.观察帧同步码有一位错误时帧同步器的维持态和捕捉态。
3.观察同步器的假同步现象和同步保护作用。
三、基本原理（a）原理说明
一、帧同步码插入方式及码型1．集中插入（连贯插入）
在一帧开始的n位集中插入n比特帧同步码，pdh中的a律pcm基群、二次群、三次、四次群，μ律pcm二次群、三次群、四次群以及sdh中各个等级的同步传输模块都采用集中插入式。
2．分散插入式（间隔插入式）
n比特帧同步码分散地插入到n帧内，每帧插入1比持，μ律pcm基群及△m系统采用分散插入式。
分散插入式无国际标准，集中插入式有国际标准。
帧同步码出现的周期为帧周期的整数信，即在每n帧（n≥1）的相同位置插入帧同步码。
3．帧同步码码型选择原则
（1）假同步概率小
（2）有尖锐的自相关特性，以减小漏同步概率
如a律pcm基群的帧同步码为001101，设“1”对应正电平1，“0”码对应负电平-1，则此帧同步码的自相关特性如下图所示
r（j）
3-1
-4-3-5
-5
7-1
0-1
-5
3
4
-5
3
j
-1
二、帧同步码识别
介绍常用的集中插入帧同步码的识别方法。
设帧同码为0011011，当帧同步
码全部进入移位寄存器时它的7个
输出端全为高电平，相加器3个输u0l
出端全为高电平，表示ui=1+2+4=7。
门限l由3个输入电平决定，它们
的权值分别为1，2，4。
移位寄存器
i
比较器的功能为uo?
?
据此可得以下波形：
0,u?
li?
?
1,u?
l
pcm码流
u0三、识别器性能
设误码率为pe，n帧码位，l=n-m，（即允许帧同步码错m位），求漏识别概率p1和假识别概率p2以及同步识别时间ts。
1．漏识别概率
?
?
正确识别概率为?
cnpe（1?
pe）n?
?
，故
?
?
0
m
p1?
1?
（n?
p?
（1?
p）?
?
e
e
?
0
m
n?
?
，m=0时p1?
npe
门限l越低，pe越小，则漏识别概率越小。
2．假识别概率
n位信码产生一个假识别信号的概率为p2?
2
?
n
c?
?
?
?
0
m
n
m?
0时p2?
2?
n
门限越高，帧码位数越多，则假识别概率越小。
3．同步识别时间ts
p1=p2=0时，ts=nts，n为一个同步帧中码元位数，ts为码元宽度一个同步帧中产生一个假识别信号概率为（n?
n）p2?
np2，故当p1≠0、p2≠0时
ts?
（1?
p1?
np2）nts
分散插入帧同步码的同步识别时间为ts?
n2ts
可见集中插入式同步识别时间远小于分散插入式的同步识别时间。
四、同步保护
无同步保护时，同步系统的漏同步概率pl等于识别器漏识别概率p1，假同步概率pj等于识别器的假识别概率平p2。
由上述分析可见。
当信道误码率一定时，增大帧码长度、降低门限可减少漏同步概率，同时使假同步概率也足够低，但帧码太长，将降低有效信息的传输速度，是不允许的。
这一矛盾可用同步保护电路解决。
1．后方保护
当帧同步系统处于捕捉态时，连续?
个同步帧时间内识别器有输出时，同步系统进入同步状态，输出帧同步信号。
此措施可减小假同步概率。
也可以在采取此措施的同时提高门限电平以进一步减小假同步概率。
2．前方保护
当帧同步系统处于同步态时，连续β个同步帧时间内识别器检测不到帧同步码，则系统回到捕捉态。
此措施可以减小漏同步（假失步）概率。
也可以在采取此措施的同时降低限电平，以进一步减小漏同步概率。
3．同步性能
设门限等于帧码码元数n，同步帧长为n比持，同步周期为tf秒，则
?
pl?
（npe）
pj?
n?
2?
n?
（1?
?
）n（1?
?
）npe
?
]?
?
tf22
同步建立时间tp?
[1?
（b）电路原理
在时分复用通信系统中，为了正确地传输信息，必须在信息码流中插入一定数量的帧同步码，可以集中插入、也可以分散插入。
本实验系统中帧同步码为7位巴克码，集中插入到每帧的第2至第8个码元位置上。
帧同步模块的原理框图及电原理图分别如图8-1、图8-2所示。
本模块有以下测试点及输入输出点：
?
nrz-in数字基带信号输入点?
bs-in位同步信号输入点?
gal巴克码识别器输出信号测试点?
÷2424分频器输出信号测试点?
th判决门限电平测试点?
fs-out帧同步信号输出点/测试点图8-1中各单元与图8-2中元器件的对应关系如下：
?
÷24分频器计数器；?
移位寄存器四位移位寄存器?
相加器可编程逻辑器件?
判决器可编程逻辑器件
?
单稳?
与门1?
与门2?
与门3?
与门4?
或门?
÷3分频器?
触发器
单稳态触发器与门与门与门与门或门计数器jk触发器
图8-1帧同步模块原理框图
从总体上看，本模块可分为巴克码识别器及同步保护两部分。
巴克码识别器包括移位寄存器、相加器和判决器，图8-1中的其余部分完成同步保护功能。
移位寄存器由两片74175组成，移位时钟信号是位同步信号。
当7位巴克码全部进入移位寄存器时，ufs4的q1、q2、q3、q4及ufs5的q2、q3、q4都为1，它们输入到相加器ufs6的数据输入端d0~d6，ufs6的输出端y0、y1、y2都为1，表示输入端为7个1。
若y2y1y0=100时，表示输入端有4个1，依此类推，y2y1y0的不同状态表示了ufs6输入端为1的个数。
判决器ufs6有6个输入端。
in2、in1、in0分别与ufs6的y2、y1、y0相连，l2、l1、l0与判决门限控制电压相连，l2、l1已设置为1，而l0由同步保护部分控制，可能为1也可能为0。
在帧同步模块电路中有发光二极管指示灯p3与判决门限控制电压相对应，即与l0对应，灯亮对应1，灯熄对应0。
判决电平测试点th就是l0信号，它与指示灯p3状态相对应。
当l2l1l0=111时门限为7，灯亮，th为高电平；当l2l1l0=110时门限为6，p3熄，th为低电平。
当u52输入端为1的个数（即ufs6的in2in1in0）大于或等于判决门限于l2l1l0，识别器就会输出一个脉冲信号。
当基带信号里的帧同步码无错误时（七位全对），把位同步信号和数字基带信号输入给移位寄存器，识别器就会有帧同步识别信号gal输出，各种信号波形及时序关系如图8-3所示，gal信号的上升沿与最后一位帧同步码的结束时刻对齐。
图中还给出了÷24信号及帧同步器最终输出的帧同步信号fs-out，fs-out的上升沿稍迟后于gal的上升沿。
s-ingal÷24fs-out
图8-3帧同步器信号波形
÷24信号是将位同步信号进行24分频得到的，其周期与帧同步信号的周期相同（因为一帧24位是确定的），但其相位不一定符合要求。
当识别器输出一个gal脉冲信号时（即捕获到一组正确的帧同步码），在gal信号和同步保护器的作用下，÷24电路置零，从而使输出的÷24信号下降沿与gal信号的上升沿对齐。
÷24信号再送给后级的单稳电路，单稳设置为下降沿触发，其输出信号的上升沿比÷24信号的下降沿稍有延迟。
同步器最终输出的帧同步信号fs-out是由同步保护器中的与门3对单稳输出的信号及状态触发器的q端输出信号进行“与”运算得到的。
电路中同步保护器的作用是减小假同步和漏同步。
当无基带信号输入（或虽有基带信号输入但相加器输出低于门限值）时，识别器没有输出（即输出为0），与门1关闭、与门2打开，单稳输出信号通过与门2÷3电路，÷3电路的输出信号使状态触发器置“0”，从而关闭与门3，同步器无输出信号，此时q的高电平把判决器的门限置为7（p3灯亮）、且关闭或门、打开与门1，同步器处于捕捉态。
只要识别器输出一个gal信号（因为判决门限比较高，这个gal信号是正确的帧同步信号的概率很高），与门4就可以输出一个置零脉冲使÷24分频器置零，÷24分频器输出与gal信号同频同相的的周期信号（见图8-3）。
识别器输出的gal脉冲信号通过与门1后使状态触发器置“1”，从而打开与门3，输出帧同步信号fs-out，同时使判决器门限降为6（p3灯熄）、打开或门、同步器进入维持状态。
在维持状态下，因为判决门限较低，故识别器的漏识别概率减小，假识别概率增加。
但假识别信号与单稳输出信号不同步，故与门1、与门4不输出假识别信号，从而使假识别信号不影响÷24电路的工作状态，与门3输出的仍是正确的帧同步信号。
实验中可根据判决门限指示灯p3判断同步器处于何种状态，p3亮为捕捉态，p3熄为同步态。
在维持状态下，识别器也可能出现漏识别。
但由于漏识别概率比较小，连续篇二：
asic实验报告-帧同步检测
1.前言................................................................................................2
2.实验目的........................................................................................2
3.实验任务........................................................................................2
4.帧同步系统实现原理......................................................................2
4.1帧结构..................................................................................................................2
4.2帧同步的原理.....................................................................................................4
5.帧同步电路模块设计......................................................................5
5.1模块外部管脚......................................................................................................5
5.2设计思路.............................................................................................................5
6.帧同步检测模块设计......................................................................6
7.仿真、测试、综合与分析..............................................................8
8.实验总结与心得............................................................................11
9.verilog代码....................................................................................13
9.1主模块代码........................................................................................................13
9.2测试模块代码...................................................................................................15
1．前言
两个工作站之间以报文分组为单位传输信息时，必须将线路上的数据流划分成报文分组规程的帧，以帧的格式进行传送。
帧的帧标识位用来标识帧的开始和结束。
通信开通时，当检测到帧标识，即认为是帧的开始，然后在数据传输过程中一旦检测到帧标识f即表示帧结束。
之所以要把比特组合成以帧为单位传送，是为了在出错时，可只将有错的帧重发，而不必将全部数据重新发送，从而提高了效率。
帧同步指的是接收方应当能从接收到的二进制比特流中区分出帧的起始与终止。
本文中在linux操作系统下，用具有强大的行为描述能力和丰富的仿真语句的veriloghdl语言来描述pcm帧同步检测及告警系统，并用大型eda软件cadence对其进行仿真、综合和逻辑验证。
2．实验目的
1.掌握利用verilog进行专用集成电路设计的流程和方法。
2.学习用cadence软件进行eda设计综合的方法。
3.提高用书本知识解决实际问题的能力。
3．实验任务
1.画出电路实现帧同步、失步的检测流程。
2.用veriloghdl进行frame电路的描述。
3.写出正确的测试文件,测试文件必须包括从“帧同步”到“帧同步”再到
“帧同步”的状态转变过程。
4.在linux环境下使用verilogxl模拟器进行verilog语言文件进行仿
真测试，测试无误后进行电路综合。
4．帧同步系统实现原理
4.1帧结构
编码数字信号是一个无头无尾的数码流，尽管其中含有大量的信息，但若不能分辨一个样值所对应的码子，将无法进行正确的译码。
在时分多路通信中，若不能判定各话路的序号，将无法进行准确的通信。
所谓帧结构，就是一种按时隙分配的重复性图案。
在pcm基群设备中是以帧结构为准则，将各种信息规律性地相互交叉汇总后形成高速码流。
对于数码率为2048kb/s的设备而言，由于取样频率为8khz，每个样值编8位码，则应能传输32路64kb/s信息码。
为了保证收、发双方步调一致地工作，有必要在信息码流中插入一些完成同步功能的同步码、对告码以及每个
话路的随路信令等非语声信息，其传输速率之和为128kb／s，即占用了两个话路。
因此，pcm基群的话路数只有30个，故称为pcm30／32路系统。
为了扩大通信容量，
高次群复接设备均以这种系统为基本复接单元。
因此，将pcm30/32路系统称为基群（或一次群）。
基群的帧结构如下图。
在pcm30／32路制式中，取样周期为125us（1／800ohz），每个样值编8位码，称一个码字。
为了保全码字，避免译码差错，在基群中是按码字复接的，那么，只要在125us的时间内将32路信号（32个码字）在时间上排开就组成了一帧。
每传一个码字的时间称为一个时隙（timeslot），以tsi（i=0，1，?
?
，31）表示，并规定ts0时隙为同步时隙，作为一帧的开始，在这个时隙中传送帧同步码（同步码型为x0011011）和对告码（a1）。
图表1帧结构示意图
在tso时隙中，同步码和对告码交替传送，常将传送同步码的那一帧称为偶帧，传送对告码的一帧称为奇帧。
tso时隙的第一位码留给国际通信使用，也可用于crc校验等，不用时发“1”。
tsl6时隙为信令时隙，主要传送30个话路的信令码（占用、拨号、挂机等）。
每个话路的信令有四位，分别记为a、b、c、d，．其中b、c、d不用时固定发“101”。
由于一帧内的ts16时隙中只能传送两个话路的信令码，将30个话路的信令码各传输一次需要15帧的时
间，各帧的ts16时隙中前4位码传送第1～15路的信令码，后4位码传送第16～30路的信令码。
为了正确分离信令码,并传送复帧对告信号,需要插入复帧同步码及复帧对告码，故将16帧组成一个复帧，一个复帧内的各帧记为fi（i=0，1，?
?
，15）。
在f0帧的tsl6时隙
内传送复帧同步码（其码型为“0000”）和复帧对告（a2）码，并以f0帧作为一个复帧的开始。
其他15帧的tsl6时隙内传送30个话路的信令码，其中f1帧tsl6时隙传送第1路、第16路的信令码，f2帧tsl6时隙传送第2路，第17路的信令码，依次类推。
帧结构中的基本参数：
数码率：
32×8khz×8b＝2048kb／s
一帧的比特数：
32×8b＝256b
帧周期：
1／8000hz＝125us
每时隙的时间：
125us÷32＝3.9us
每位码的时间：
3.9us÷8＝488ns
复帧周期：
125us×l6＝2ms
4.2帧同步的原理
帧同步系统是保证收、发双方同步工作的重要单元。
从基群的帧结构中可知，同步时隙ts0是奇、偶帧两种形式的图案交替，即偶帧ts0时隙的d2~d8为帧同步码“0011011”，奇帧ts0时隙的d2固定为“1”。
为了提供防止伪帧定位的附加保护措施和提高比特五码检测能力，ts0时隙中的第一位码作为循环冗余校验crc码。
在帧失步的情况下，帧定位恢复的判定依据为：
①第一次检测到正确的偶帧定位信号（0011011）；
②核实下一奇帧ts0时隙中第二比特为“1”；
③再下一帧第二次出现正确的帧定位信号（0011011）。
以上三条必须都满足，缺一不可。
在帧同步的情况下，帧定位失步的判定依据为：
①第一次检测不到正确的偶帧定位信号（0011011）；
②核实下一奇帧ts0时隙中第二比特不为“1”；
③再下一帧第二次不出现正确的帧定位信号（0011011）。
以上三条必须都满足时，系统立即进入失步状态。
信号在传输过程中不可避免地存在误码，因此，要求帧同步系统具有一定的稳定性，才能抵御误码对同步的影响。
具体地说，如果同步码由于误码产生差错，不应该使系统脱离同步态，这就要求同步电路具有前方保护的功能，即应该满足帧失步的判据。
当确认系统已经失步时，应立即捕捉同步码。
当系统工作在同步态时，由于帧同步码插在偶帧的st0时隙，因此，每两帧进行一次同步检出。
当系统失步后，为了尽快从信码中捕捉到帧同步码组，电路由按帧检测转为按位检测。
由于信码中可能出现与帧同步码型完全相同的码字，因此，当电路捕捉到同步码型时，并不一定是帧同步码，必须进行校核，以防止伪帧同步。
校核的方法是：
一旦捕捉到同步码字，电路立即由按位检测改为按帧检测（每帧检测一次）。
由于ts0时隙中，偶帧总是帧同步码，奇帧的第二比特一定为“1”，其出现是有规律的，而信码中混入与同步码相同的码字时，其出现将是无规律的。
校核电路正是利用这一特点来检查被捕捉的同步码型的真假。
具体地说，当电路捕捉到同步码型之后，还需检查下一帧ts0时隙第二位码是否为“1”，若不是“1”，则上次捕捉到的是假同步码，电路重新按位捕捉，直到捕捉到另一个同步码型后再转入按帧检测，如果奇帧ts0时隙的第二位码是“1”，也不能保证上次捕捉到的一定是同步码，还要进一步检测再下一帧的内容。
如果第一次捕捉到的是假同步码，两帧后又出现一次假同步码的可能性很小，若捕捉
到的是真同步码，那么，两帧后同步码还会出现。
因此，只有在第三帧又捕捉到了同步码，系统才由捕捉态重新进入同步态。
这种多次进行校核以确认同步的过程称为后方保护。
ccitt建议基群的前、后方保护次数均为3次。
5．帧同步电路模块设计
5.1模块外部管脚
图表2帧同步模块示意图
各管脚的功能说明如下：
pcm：
输入的大量编码数字信号。
clk：
与编码信号同步的时钟信号。
rst：
复位信号，异步上升沿复位，rst出现上升沿后，系统恢复到最开始的失步状态。
lfa：
当帧失步时，lfa输出1，当帧同步时，lfa输出0。
5.2设计思路
帧同步检测电路的设计用状态机来实现，设定各状态标示符及其含义如下。
表格1状态标示符
另外我们再定义两个变量even和odd，其中even置“1”，表示偶帧检测到子帧同步码；odd置“1”，表示奇帧检测到同步标志位。
在此基础上，做系统状态转移图如下：
篇三：
通信原理实验自定义帧结构的帧形成及其传输&自定义帧结构的帧同步系统实验报告
姓名：
学号：
班级：
第周星期第大节实验名称：
自定义帧结构的帧形成及其传输/自定义帧结构的帧同步系统
一、实验目的
1.加深对pcm30/32系统帧结构的理解。
2.加深对pcm30/32路帧同步系统及其工作过程的理解。
3.加深对pcm30/32系统话路、信令、帧同步的告警复用和分用过程的理解。
二、实验仪器
1.zh5001a通信原理综合实验系统
2.20mhz双踪示波器
三、实验内容
（一）自定义帧结构的帧形成及其传输
1.发送传输帧结构观测
（1）
（2）m序列输入的序列为全0
（3）调整开关信号。
（4）调整m序列
?
对应关系如下表：
4.解复接m序列数据输出观测
?
发端m序列输入tpb01,收端分接模块m序列输出tpb05
（二）自定义帧结构的帧同步系统
1.帧同步过程观测
（1）输入全0码
（3）将开关信号设置为帧定位信号，将kb01拔出插入
2.在误码环境下的帧同步性能测试和数据传输的定性测试
（1）通过设置，使信道的误码率为1*10^-1
（2）通过设置，使信道的误码率为1.6*10^-2
四、思考题
（一）自定义帧结构的帧形成及其传输
1.在第1步实验观测帧结构时？
哪个时隙的信号不能观察清晰？
哪个时隙的信号有可能清晰观察也有可能不清晰？
语音信号的帧观察不清，特殊序列码的帧可能观察清也可能观察不清。
2.在m序列数据为7位和15位的情况下，能否调整示波器使在同步的条件下观测完整的一个帧内m序列数据周期，为什么？
都不可以，因为1帧有8位数据，周期不一样。
（二）自定义帧结构的帧同步系统
1.本实验中，可通过哪些方法来判断帧失步？
?
通过观察led灯闪烁
?
通过示波器观察帧同步指示测试点
2.将复接模块内开关
升级会员 