数字计时器的设计.docx
《数字计时器的设计.docx》由会员分享，可在线阅读，更多相关《数字计时器的设计.docx（14页珍藏版）》请在冰点文库上搜索。
数字计时器的设计
数字计时器的设计
摘要：
本系统由石英晶体振荡器、分频器、计数器、译码器、LED显示器和校分电路组成，采用了中小规模集成芯片。
总体方案设计由主体电路和扩展电路两大局部组成。
其中主体电路完成数字钟的根本功能，扩展电路完成数字计时器的扩展功能，进展了各单元设计，总体调试。
多功能数字计时器可以完成0分00秒-9分59秒的计时功能，并在控制电路的作用下具有开机清零、快速校分、整点报时功能。
关键词：
石英晶振器；分频器；计数器；译码器；LED显示器
1设计电路的容和功能要求
1.1设计容简介
综合运用所学的数字逻辑电路和系统设计的知识，学会在单元电路的根底上进展小型数字系统的设计，提高自己选择器件及解决实际问题的能力。
要求设计一个数字计时器，可以完成0分00秒~9分59秒的计时功能且计时准确，并在控制电路的作用下具有开机清零、快速校分、整点报时的功能。
1.2设计功能要求
（1）设计一个脉冲发生电路，为计时器提供秒脉冲、为报时电路提供驱动蜂鸣器发声的脉冲信号；
（2）设计计时和显示电路，完成0分00秒~9分59秒的计时和显示功能；
（3）设计清零电路，具有开机自动清零的功能，并在任何时候，按动清零开关，就可以实现计时器清零；
（4）设计校分电路，在任何时候，按下校分开关，可以进展快速校分；
（5）设计报时电路，使数字计时器从9分53秒开场报时，每隔二秒发一声，共发三声低音，一声高音；即9分53秒、9分55秒、9分57秒发低音〔频率1KHz〕,9分59秒发高音〔频率2KHz〕；
（6）系统级联调试，将上述电路进展级联完成计时器的所有功能；
（7）可增加数字计时器的附加功能，例如数字计时器定时功能、秒表功能、报整点时数功能等。
设计电路原理框图
图2-1原理框图
电路工作原理及逻辑原理图
1.3工作原理
数字计时器是由脉冲发生电路、计时和显示电路、清零电路、校分电路和报时电路和其它附加电路等几局部组成的，电路由振荡器、分频器、计数器、译码器、显示器等元件构成，可以分为。
振荡器产生的脉冲信号经过分频器分频作用后为秒脉冲，秒脉冲送入计数器，计数器计数并且通过“时〞、“分〞、“秒〞译码器显示时间。
校分电路实现对“分〞上数值的控制，而不受秒十位是否进位的影响，报时电路通过1kHz或2kHz的信号和要报时的时间信号进展“与〞的运算来实现的定点报时的。
1.4整体电路逻辑图
图3-1整体逻辑图
2各单元电路原理及逻辑设计
2.1
脉冲发生电路
图4-1脉冲发生电路图
脉冲发生电路是为计时电路提供计数脉冲的，所以需要产生1Hz的脉冲信号。
采用石英晶体振荡器和分频器构成。
晶体振荡器是构成数字计时器的核心，它保证了计时的准确及稳定。
这里使用晶振的频率为32768Hz。
晶体振荡器的振荡信号的频率与振荡电路中的RC元件的数值无关，因此，这种振荡电路输出的是准确度极高的信号。
晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进展分频。
通常实现分频器的电路是计数器电路，一般采用多级二进制计数器来实现。
例如，将32768Hz的振荡信号分频为1Hz的分频倍数为32768（215），即实现该分频功能的计数器相当于15级二进制计数器。
CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。
CD4060计数为14级〔214〕二进制计数器，可以将32768HZ的信号分频为2Hz。
2.2
计时和显示电路
图4-2显示电路图
计时电路有分计时，秒十位计时和秒个位计时三个局部构成。
分计时器和秒个位计时器为十进制计数器CD4518，秒十位计数器为4位二进制同步计数器74LS161。
秒个位计时单元为十进制计数器CD4518，无需进制转换，引脚10（上升有效）与1Hz秒输入脉冲信号相连，引脚14〔Q3〕可作为向前的进位信号与秒十位计时单元的引脚2相连。
秒十位计时单元为十进制计数器，需要转换为六进制计数器，转换方法采用反响置数法，具体方法如下：
把引脚14〔Q1〕、引脚12〔Q3〕接入74LS00，并把74LS00的引脚六接到74LS161的引脚9〔
〕，因为〔0101〕2=〔6〕10。
分位计时单元为十进制计数器CD4518，无需进制转换，把74LS161的引脚12〔Q3〕接到分计时电路CD4518的引脚2〔上升有效〕，作为进位信号。
级联组装时，则要把分计时电路CD4518的引脚2〔上升有效〕接到快速校分的输出端。
显示电路由CD4511和LED数码管构成。
CD4511把输入的二进制信号翻译成十进制数字，再由数码管显示出来。
这里的LED数码管是采用共阴的方法连接的并且接入1KΩ的限流电阻。
2.3清零电路
图4-3清零电路图
清零电路使用RC充放电回路和施密特整形电路组成。
主要是连接到计时和显示电路中的CD4518和74LS161的清零〔CLR〕端，实现上述功能。
2.4
校分电路
图4-4校分电路图
当重新接通电源或走时出现误差时都需要对时间进展校正，所以计时器应当具有校分的功能。
实现思路为首先截断正常的计数通路，然后再将频率较高的脉冲信号〔2Hz〕加到秒脉冲输入端，校正好后，再转入正常计时状态即可。
2.5报时电路
图4-5报时电路图
报时电路在9分53秒、9分55秒、9分57秒以1KHz接通蜂鸣器，9分59秒以2KHz接通蜂鸣器。
分、秒十位均部变化，分别为9和5，74LS21〔U3B〕引脚3输出高电平时蜂鸣器鸣叫。
2.6所用电器元件引脚及真值表
2.6.1译码器〔CD4511〕
图4-6CD4511译码器图
输入
输出
LE
D
C
B
A
g
f
e
d
c
b
a
字符
测灯
0
*
*
*
*
*
*
1
1
1
1
1
1
1
8
灭零
1
0
*
0
0
0
0
0
0
0
0
0
0
0
消隐
锁存
1
1
1
*
*
*
*
显示LE=0→1时数据
译码
1
1
0
0
0
0
0
0
1
1
1
1
1
1
0
1
1
0
0
0
0
1
0
0
0
1
1
1
0
1
1
1
0
0
0
1
0
1
0
1
0
0
1
1
2
1
1
0
0
0
1
1
1
0
0
1
1
1
1
3
1
1
0
0
1
0
0
1
1
0
1
1
1
0
4
1
1
0
0
1
0
1
1
1
0
1
1
0
1
5
1
1
0
0
1
1
0
1
1
1
1
1
0
0
6
1
1
0
0
1
1
1
0
0
0
1
1
1
1
7
1
1
0
1
0
0
0
1
1
1
1
1
1
1
8
1
1
0
1
0
0
1
1
1
0
1
1
1
1
9
表4-1CD4511真值表
2.6.2分频器（CD4060）
图4-7CD4060分频器图
CP
Cr
功能
↓
↓
↑
0
计数
任意
0
1
1
复位
表4-2CD4060分频器真值表
2.6.3BCD码计数器〔CD4518〕
图4-8CD4518BCD码计数器图
输入
输出
Cr
CP
EN
清零
1
*
*
0
0
0
0
计数
0
↑
1
BCD码加法计数
保持
0
*
0
保持
计数
0
0
↓
BCD码加法计数
保持
0
1
*
保持
表4-3CD4518BCD码计数器真值表
2.6.4四位二进制计数器〔74LS161〕
图4-974LS161四位二进制计数器图
输入
输出
CP
D
C
B
A
清零
*
0
*
*
*
*
*
*
*
0
0
0
0
0
送数
↑
1
0
*
*
d
c
b
a
d
c
b
a
0-1
计数
↑
1
1
1
1
*
*
*
*
二进制计数
保持
*
1
1
0
1
*
*
*
*
不变
保持
*
1
1
1
0
*
*
*
*
不变
表4-474LS161四位二进制计数器真值表
2.6.5D触发器〔74LS74〕
图4-1074LS74D触发器图
cp
s
R
Qn
Qn+1
*
*
*
*
Qn
↑
0
0
0
0
↑
0
0
1
1
↑
0
1
0
0
↑
0
1
1
0
↑
1
0
0
0
↑
1
0
1
1
↑
1
1
0
*
↑
1
1
1
*
表4-474LS74D触发器真值表
2.6.6二入与非门〔74LS00〕
图4-1174LS00二入与非门图
2.6.7非门〔CD4069〕
图4-12CD4060非门图
2.6.8二入或门〔74LS32〕
图4-1374LS32二入与非门图
2.6.9四入与门〔74LS21〕
图4-1474LS21四入与门图
2.6.10共阴极数码管
图4-15共阴极数码管图
3电路安装与调试说明
3.1电路检查
对照电路图检查电路器件是否连接正确，比方器件引脚、电容极性、电源线、地线是否都接正确，连接是否牢靠，电源的数值与方向是否符合设计要求。
3.2按照功能模块分别调试
把每一根本电路分别调试，使之到达正常功能要求，然后才能把它们连接成整机，进展整体调试。
3.3连接调试过程中遇到的问题及解决方法
3.3.1整体布局及线路颜色的重要性
整体布局非常重要，一开场我就没有对元器件进展整体布局导致后面电路的连接线拉得很长而且比较乱，必须对布局做适当调整。
布线颜色也比较重要，因为此次设计电路还是比较复杂，整体电路由5个根本电路构成，根本电路部使用蓝色线连接，根本电路间的连接采用黄线进展连接，电源线用红色，接地线用黑色等，便于后期的检查。
3.3.2LED数码管始终显示“0”
因为在进展调试时，没有制止CD4518和74LS161的清零功能。
可以把CD4518的CLR端接“-〞，74LS161的CLR端接“+〞。
3.3.3根本电路调试时秒十位计时进制错，能显示6，7，等
根本电路调试时反响置数法没有起作用，因为74LS00没有连接进去，所以根本电路分别调试时，其它根本电路的一些器件也要暂时连接进去，以使电路正常工作。
3.3.4根本电路调试时分不能进位
没有把74LS161的Q3〔引脚12〕接到分的CD4518的EN〔引脚2〕，正确连接后问题解决。
3.3.5根本电路调试时校分电路不起作用
检查发现连线完全正确，但是两个74LS00没有连接电源，连接电源后正常。
由此可见，使用集成器件时，一定不能忘记要接电源。
3.3.6级联调试时分显示不正常
因为根本调试时临时提供分进位的那个线没有拆去，拆去后正常。
3.3.7级联调试时报时电路不正常
电路图对器件的标注上不够清晰，预习不充分，导致在连接报时电路时错误地把两个74LS21当作一组连。
错误地把2KHz和1KHz看作2Hz和1Hz进展连接，而且没有分清蜂鸣器具有正负极，导致正负极接反，蜂鸣器不工作。
3.3.8三极管NPN引脚判别方法
使用口诀：
平面对自己，从左向右ebc即可轻松判断。
3.3.9接线
一定要接实，因为虚接出错很能查找，因此养成良好的习惯很重要。
4对电路的改进意见
4.1电路的改进
〔1〕在开关处加一个RS锁存器可以消颤，使输入更稳定。
〔2〕系统在运行时有一定的误差，其原因是晶体振荡的特点所决定的，同时与芯片的部构造有关。
有时会出现跳字现象，解决这些误差的方法是提高石英晶体振荡器的稳定性及使用精度较高的电容等。
4.2电路的创新设计
可以设计成报整点时数电路，该电路功能可分为阶段进展①秒进位脉冲来到时分计数器加1；②报时计数器应记录下此时的分数；③报时计数器开场做减法运算，每减一个脉冲，报时电路鸣叫一次，直至计数器值为零。
5收获体会及建议
5.1收获和体会
电工电子综合实验运用所学?
数字逻辑电路?
中的理论知识，使我在设计过程中对理论知识有了更为深刻的了解和认识，使学到的知识相互融会贯穿，同时也是较好的检验我们所学知识的好时机。
在数字计时器课程设计过程中，我认为最重要的就是有个清晰的思路，还要学会如何搜集和查阅有关资料。
其次在课程设计中更进一步地熟悉了集成元件的构造及掌握了各集成元件的工作原理和具体的使用方法。
在连接六进制、二进制的进位接法中，要求熟悉逻辑电路及其芯片各引脚的功能，则在电路出错时便能准确地找出错误所在并及时纠正了。
此次数字计时器设计要求能按照电路图接出来，并能正常工作。
数字电路连接复杂，因此需要我们连接时要有好的布局和合理的布线规则，如将电源线、地线、传输线、暂时产生的线分别开来，用不同的颜色，或者以根本电路的形式分开，为以后查错或改进带来极大的方便。
细心与耐心是不可或缺的，特别是在连接每一根线时，既要注意剥线的长短要适中，走线时要成直线直角，使电路板连线清晰美观，最重要的是检查时特别方便。
总的来说，通过这次电工电子综合实验更进一步地增强了自己实验的动手能力。
指导教师给予了我们很大的帮助，教了一些解决问题的方法。
在以后的学习过程中，我相信我会做的更好！
5.2建议
〔1〕建议教师在我们动手制作之前应先告诉一些关于所做电路的元件资料名称，便于我预习查找，也使我们后期连线更加方便。
〔2〕教我们一些检测电路的方法，还有关于检测芯片的方法，这样出现问题之后可以更有针对性地检查，而不是对照图纸一根线一根线的检查。
6附录
6.1电工电子综合实验物品清单
名称
型号
数量
二入与非门
74LS00
2个
D触发器
74LS74
1个
四入与非门
74LS21
2个
二入或门
74LS32
1个
四位二进制计数器
74LS161
1个
BCD码计数器
CD4518
1个
分频器
CD4060
1个
译码器〔驱动共阴〕
CD4511
3个
非门
CD4069
1个
电容
10pF
1个
20pF
1个
100uf/16V
1个
电阻
1K1/8W
21个
10K1/8W
4个
22M1/8W
〔1个2M和2个10M组成〕
1个
4701/8W
1个
晶振
32768Hz
1个
开关
带锁
1个
不带锁
1个
蜂鸣器
1个
数码管
共阴极〔5V〕红色
3个
三极管
8050
1个
直流稳压电源
WYS0～30V/2A×2
1台
剥线钳
1个
面包板
1个
尖嘴钳
1个
斜口钳
1个
镊子
1个
万用表
1个
导线
假设干
9.2整体电路图
9.3整体连线图
升级会员 