半导体名词解释.docx

半导体名词解释.docx

《半导体名词解释.docx》由会员分享，可在线阅读，更多相关《半导体名词解释.docx（82页珍藏版）》请在冰点文库上搜索。

半导体名词解释

半导体名词解释

ACTIVEAREA主动区（工作区）

主动晶体管（ACTIVEFRANSISTOR）被制造的区域即所谓的主动区（activearea）在标准之MOS制造过程中ACTIVEAREA是由，一层氮化硅光罩及等接氮化硅蚀刻之后的局部特区氧化（LOCOSOXIDATION）所形成的，而由于利用到局部场氧化之步骤．所以ActiveAREA会受到鸟嘴（BIRD’SBEAK）之影响而比原先之氮化硅光罩所定义的区域来得小以长0.6UM之场区氧化而言大概会有O.5UM之BIRD'SBEAK存在也就是说ACTIVEAREA比原在之氮化硅光罩定义之区域小O.5UM

Acetone丙酮

1.丙碗是有机溶剂的一种，分子式为CH30HCH3

2.性质：

无色，具剌激性薄荷臭味之液体

3.用途：

在FAB内之用途，主要在于黄光室内正光阻之清洗、擦拭

4﹒毒性：

对神经中枢具中度麻醉性，对皮肤粘膜具轻微毒性，长期接触会引起皮肤炎，吸入过量之丙酮蒸气会刺激鼻、眼结膜、咽喉粘膜、甚至引起头痛、念心、呕吐、目眩、意识不明等。

5﹒允许浓度:

1000ppm

ADI显影后检查

AfterDevelopingInspection之缩写

目的：

检查黄光室制程;光阻覆盖→对准→曝光弓显影。

发现缺点后，如覆盖不良、显影不良‥‥等即予修改（Rework）﹒以维产品良率、品质。

方法：

利用目检、显微镜为之。

AEI蚀刻后检查

1.AEI即AfterEtchingInspection，在蚀刻制程光阻去除、前反光阻去除后，分别对产品实施主检或抽样检查。

2.AEI之目的有四：

2-1提高产品良率，避免不良品外流。

2-2达到品质的一致性和制程之重复性。

2-3显示制程能力之指针。

2-4防止异常扩大，节省成本

3.通常AEI检查出来之不良品，非必要时很少做修改。

因为重去氧化层或重长氧化层可能造成组件特性改变可靠性变差、缺点密度增加。

生产成本增高，以及良率降低之缺点。

AirShower空气洗尘室

进入洁净室之前，须穿无尘衣，因在外面更衣室之故﹒无尘衣上沽着尘埃，故进洁净室之前﹒须经空气喷洗机将尘埃吹掉。

Alignment对准

目的：

在IC的制造过程中，必须经过6至10次左右的对准、曝光来定义电路图案，对准就是要将层层图案精确地定义显像在芯片上面。

方法：

利用芯片上的对准键﹒一般用十字键﹒和光罩上的对准键合对为之

方式：

1.人眼对准，

2.用光、电组合代替人眼，即机械式对准。

ALLOY/Sinter融合

ALLOY之目的在使铝与硅基（SILICONSUBSTRATE）之接钢有OHMIIC特性，即电压与电流成线性关系。

ALLOY也可降低接触的阻力值。

AL/SI铝/硅靶

此为金属溅镀时所使用的一种金属合金材料利用AR游离的离子，让其撞击此靶的表面，把AL/SI的原子撞击出来，而镀在芯片表面上，一般使用之组成为AL/SI（1%），将此当做组件与外界导线连接。

AL/SI/CU铝/硅/铜

金属溅镀时所使用的原料名称，通常是称为TARGET，其成份为0.5%铜，1%硅及98.5%铝，一般制程通常是使用99%铝1%硅．后来为了金属电荷迁移现象（ELECTROMIGRATION）故渗加0.5%铜降低金属电荷迁移

ALUMINUM铝

此为金属溅镀时，所使用的一种金属材料，利用AR离子，让其撞击此种材料做成的靶表面﹒把AL原子撞击出来，而镀在芯片表面上，将此做为组件与外界导线之连接。

ANGLELAPPING角度研磨

ANGLELAPPING的目的是为了测量JUNCTION的深度，所作的芯片前处理，这种采用光线干涉测量的方法就称之ANAGLELAPPING。

公式为Xj=λ/NF，即JUNCTION深度等于入射光波长的一半与干涉条纹数之乘积。

但渐渐的随着VLSI组件的缩小，准确度及精密度都无法因应，如SRP（SPREADINGRESISTANCEPRQBING）也是应用﹒ANGLELAPPING的方法作前处理，采用的方法是以表面植入浓度与阻质的对应关系求出JUNCTION的深度，精确度远超过入射光干涉法。

ANGSTROM埃

是一个长度单位，其大小为1公尺的佰亿分之一，约人的头发宽度之伍拾万分之一。

此单位常用于IC制程上，表示其层（如SiO2，POLY，SIN‥）厚度时用。

APCVD（ATMOSPRESSURE）常压化学气相沉积

APCVD为ATMOSPHERE（大气）,PRESSURE（压力）,CHEMICAL（化学）,VAPOR（气相）及DEPOSITION（沉积）的缩写，也就是说，反应气体（如SIH4（g），PH3（g）,B2H6和O2（g））在常压下起化学反应而生成一层固态的生成物（如BPSG）于芯片上。

As75砷

．自然界元素之一。

由33个质子﹒42个中子及75个电子所组成。

．半导体工业用的砷离子（As+）可由AsH气体分解而得到。

．As是N-typedopant常用做N-．场区﹒空乏区﹒及S/D植入。

Ashing,Stripping电浆光阻去除

l.电浆光阻去除，就是以电浆（Plasma）的方式﹒将芯片表面之光阻加以去除。

2.电浆光阻去除的原理﹒系利用氧气在电浆中所产生之自由基（Radical）与光阻（高分子的有机物）发生作用，产生挥发性的气体，再由邦浦抽走，达到光阻去除的目的。

反应机构如下示:

O+PR→CO2;H2O;Polymerfragments，---

3.电浆光阻去除的生产速率（throughput）通常较酸液光阻去除为慢﹒但是若产品经过离子植入或电浆蚀刻后﹒表面之光阻或发生碳化或石墨化等化学作用，整个表面之光阻均已变质，若以硫酸吃光阻﹒无法将表面已变质之光阻加以去除﹒故均必须先以电浆光阻去除之方式来做。

Assembly晶粒封装

以树脂或陶瓷材料﹒将晶粒包在其中﹒以达到保护晶粒，隔绝环境污染的目的，而此一连串的加工过程﹒即称为晶粒封装（Assembly）。

封装的材料不同，其封装的作法亦不同，本公司几乎都是以树脂材料作晶粒的封装﹒制程包括：

芯片切割→晶粒目检→晶粒上「架」（导线架，即Leadframe）→焊线→模压封装→稳定烘烤（使树脂物性稳定）→切框、弯脚成型→脚沾锡→盖印→完成。

以树脂为材料之IC﹒通常用于消费性产品﹒如计算机、计算横。

而以陶瓷作封装材料之IC﹒属于高信赖度之组件，通常用于飞弹、火箭等较精密的产品上。

BackGrinding晶背研磨

利用研磨机将芯片背面磨薄以便测试包装，着重的是厚度、均匀度、及背面之干净度。

一般6吋芯片之厚度约20mil—30mil左右，为了便于晶粒封装打线，故须将芯片厚度磨薄至10mil--15mil左右。

Bake,Softbake,Hardbake烘培、软烤、预烤

烘烤（Bake）:

在机集成电路芯片的制造过程中，将芯片置于稍高温（60ºC~250ºC）的烘箱内或热板上均可谓之烘烤。

随其目的不同，可区分为软烤（Softbake）与预烤（Hardbake）。

软烤（Softbake）:

其使用时机是在上完光阻后，主要目的是为了将光阻中的溶剂蒸发去除，并且可增加光阻与芯片之附着力。

预烤（Hardbake）:

又称为蚀刻前烘烤（pre-etchbake），主要目的为去除水气，增加光阻附着性，尤其在湿蚀刻（wetetching）更为重要，预烤不全常会造成过蚀刻。

BF2二氟化硼

．一种供做离子植入用之离子。

．BF2+是由BF3气体经灯丝加热分解成：

B10，B11，F19，B10BF2，B11F2

经Extraction拉出及质谱磁场分析后而得到。

．是一种p-type离子，通常用做VT

植入（层）及S/D质植入。

BOAT晶舟

BOAT原意是单木舟。

在半导体IC制造过程中，常需要用一种工具作芯片传送，清洗及加工，这种承载芯片的工具，我们称之为BOAT。

一般BOAT有两种材质，一是石英，另一是铁氟龙。

石英BOAT用在温度较高（大于300°C）的场合。

而铁氟龙BOAT则用在传送或酸处理的场合。

B.O.E.缓冲蚀刻液

B.O.E.是HF与NH4F依不同比例混合而成。

6:

1BOE蚀刻即表示HF:

NH4F=l:

6的成份混合而成。

HF为主要的蚀刻液，NH4F则做为缓冲剂使用。

利用NH4F固定[H']的浓度，使之保持一定的蚀刻率。

HF会侵蚀玻璃及任何硅石的物质，对皮肤有强烈的腐蚀性，不小心被溅到，应用大量冲洗。

BondingPad焊垫

焊垫--晶粒用以连接金线或铝线的金属层。

在晶粒封装（Assembly）的制程中，有一个步骤是作"焊线";即是用金线（塑料包装体）或铝线（陶瓷包装体）将晶粒的线路与包装体之各个接脚依焊线图（BondingDiagram）连接在一起，如此一来，晶粒的功能才能有效地用。

由于晶粒上的金属线路的宽度及间隙都非常窄小（目前TI-Acer的产品约是0.5微米左右的线宽或间隙），而用来连接用的金线或铝线其线径目前由于受到材料的延展性及对金属接线强度要求的限制，祇能做到1.0-1.3mill（25.4~33微米）左右。

在此情况下﹒要把二、三十微米的金属线直接连接到金属线路间距只有0.5微米的晶上，一定会造成多条铝路的桥接，故晶粒上的铝路，在其末端皆设计成一个4mil见方的金属层，此即为焊垫，以作为接线用。

焊垫通常分布在晶粒之四个周边上（以利封装时的焊线作业），其形状多为正方形，亦有人将第一焊线点做成圆形，以资识别。

焊垫因为要作接线﹒其上的护层必须蚀刻掉，故可在焊垫上清楚地看到"开窗线"。

而晶粒上有时亦可看到大块的金属层，位于晶粒内部而非四周，其上也看不到开窗线，是为电容。

Boron硼

．自然界元素之一，由五个质子及六个中子所组成、所以原子量是11。

另外有同位素，是由5个质子及5个中子所组成，原子量是10,（B10），自然界中这两种同位素之比例是4:

1，可由磁场质谱分析中看出。

．是一种p-type离子（B11+），用来做场区、井区、VT及S/D植入。

BPSG含硼及磷的硅化物

BPSG乃介于POLY之上，METAL之下，可做为上下二层绝缘之用，加硼、磷，主要目的在使回流后的STEP较平缓，以防止METALLINE溅镀上去后，造成断线。

BREAKDOWNVOLTAGE崩溃电压

反向P-N接面组件所加之电压为P接负而N接正，如为此种接法则当所加电压通在某个特定位以下时反向电流很小，而当所加电压大于此特定位后，反向电流会急遽的增加，此特定值也就是吾人所谓的崩溃电压（BREAKDOWNVOLTAGE）一般吾人定义反向P+-N接面之反向电流为1UA时之电压为崩溃电压在P+-N或为N+-P之接回组件中崩溃电压，随着N（或者P）之浓度之增加而减小。

Burnin预烧试验

「预烧」（Burnin）为可靠性测试的一种，旨在检验出那些在使用初期即损坏的产品，而在出货前予以剔除。

预坏试验的作法，乃是将组件（产品）置于高温的环境下，加上指定的正向或反向的直流电压，如此残留在晶粒上氧化层与金属层之外来杂质离子或腐蚀性离子将容易游离而使故障模式（FailureMode）提早显现出来，达到筛选、剔除「早期夭折」产品之目的。

预烧试验分为「静态预烧」（StaticBurnin）与「动态预烧」（DynamicBurnin）两种，前者在试验时，只在组件上加上额定的工作电压及消耗额定的功率。

而后者除此外并有仿真实际工作情况的讯号输入，故较接近实际况，也较严格。

基本上，每一批产品在出货前，皆须作百分之百的预烧试验，但由于成本及交货期等因素，有些产品就祇作抽样（部分）的预烧试验，通过后才货。

另外，对于一些我们认为它品质够稳定且够水准的产品，亦可以抽样的方式进行。

当然，具有高信赖度的产品，皆须通过百分之百的预烧试验。

CAD计算机辅助设计

CAD:

ComputerAidedDesign

计算机辅助设计，此名词所包含的范围很广。

可泛称一切以计算机为工具所进行之设计；因此不仅在IC设计上用得到，建筑上之设计，飞机、船体之设计，都可能用到。

在以往计算机尚未广泛应用时，设计者必须以有限之记亿、经验来进行设计。

可是有了所谓CAD后﹒我们把一些常用之规则、经验存入计算机后，后面的设计者，便可节省不少从头摸索的工作，如此不仅大幅的提高了设计的效率，也提高了设计的准确度，使设计的领域进入另一新天地。

CDMeasurement微距测量

CD：

CriticalDimension之简称。

通常于一层次中，为了控制其最小线距，我们会制作一些代表性之量测图形于晶方中，通常置于晶方之边缘。

量测CD之层次通常是对于线距控制较重要之层次，如氮化硅、POLY、CONT、MET…等，而目前较常用于

量测之图形有品字型

，L-BAR等。

简言之，微距测量常当作一个重要之制程指针，可代表黄光制程之控制好坏。

CH3COOH醋酸

ACETICACID醋酸

澄清，无色液体，有刺激性气味，熔点16.63ºC，沸点118ºC。

与水、酒精、乙醚互溶。

可燃。

冰醋酸是99.8%以上之纯化物，有别于水溶液的醋酸。

食入或吸入纯醋酸有中等的毒性。

对皮肤及组织有刺激性，危害性不大，被溅到用水冲洗。

Chamber真空室，反应室

专指一密闭的空间，而有特殊的用途、诸如抽真空，气体反应或金属溅镀等。

因此常需对此空间之种种外在或内在环境加以控制；例如外在粒子数（particle）、湿度等及内在温度、压力、气逞流量、粒子数等达到最佳的反应条件。

Channel信道

当在MOS电晶注的闸极加上电压

（PMOS为负，NMOS为正）。

则闸极下的电子或电洞会被其电场所吸引或排斥而使闸极下之区域形成一反转层（Inversionlayer）。

也就是其下之半导体p-type变成N-typeSi，N-type变成p-typeSi，而与源极和汲极成同type，故能导通汲极和源极。

我们就称此反转层为"信道"。

信道的长度"ChannelLength"对MOS组件的参数有着极重要的影响，故我们对POLYCD的控制需要非常谨慎。

Chip,Die晶粒

一片芯片（OR晶圆，即Wafer）上有许多相同的方形小单位，这些小单位即称为晶粒。

同一芯片上之每个晶粒都是相同的构造，具有相同的功能，每个晶粒经包装后，可制成一颗颗我们日常生活中常见的IC，故每一芯片所能制造出的IC数量是很可观的。

同样地，如果因制造的疏忽而产生的缺点，往住就会波及成百成千个产品。

CLTCarrierLifeTime载子生命周期

一.定义

少数载子在温度平衡时电子被束缚在原子格内，当外加能量时，电子获得能量，脱离原子格束缚形成自由形态，而参与电流导通的工作，但能量消失后，这些电子/电洞将因再结合因素，回复至平衡状态，因此当这些再载子由被激发后回复平衡的"LifeTime"。

二﹒应用范围

1.评估炉管和清洗槽的干净度

2.针对芯片之清洁度及损伤程度对

CLT值有影响为

a﹒芯片中离子污染浓度及污染之

金属种类

b.芯片中结晶缺陷浓度

CMOS互补式金氧半导体

金属氧化膜半导体（MOS,METAL-OXIDESEMICODUCTOR）其制造程序及先在单晶硅上形成绝缘氧化膜，再沉积一层复晶硅（或金属）做为闸极，利用加到闸极的电场来控制MOS组件的开关（导电或不导电）。

按照导电载子的种类，MOS又可分成两种类型:

NMOS（由电子导电）和PMOS（由电洞导电）。

而互补式金氧半导体（CMOS,COMPLEMENTARYMOS）则是由NMOS及PMOS组合而成，具有省电，抗噪声能力强、α一PARTICLE免役力好等许多优点，是超大规模集成电路（VLSI）的主流。

MOS的基本构造如图所示:

Coating光阻覆盖

将光阻剂以浸泡、喷雾、刷布、或滚压等方法加于芯片上，称为光阻覆盖，而效果最佳的方法还是使用旋转法。

旋转法乃是将芯片以真空吸附于一个可旋转拘芯片支持器上，适量的光阻剂加在芯片中央，然后芯片开始转动，芯片上的光阻剂向外流开，很均匀的散在芯片上。

要得到均匀的光阻膜。

旋转速率必须适中稳定，而旋转速度和光阻剂粘滞性决定所镀光阻剂的厚度。

光阻剂加上后，必须经过软烤的步骤，以除去光阻剂中过多的溶剂，进而使光阻膜较为坚硬，同时增加光阻膜与芯片的接合能力，而控制软烤效果的主要方法就是在于适当调登软烤温度与时间。

经过了以上的镀光阻膜及软烤过程，也就是完成了整个光阻覆盖的步骤。

CROSSSECTlON横截面

IC的制造，基本上是由一层一层的图案堆积上去，而为了了解堆积图案的结构，以改善制程，或解决制程问题，以电子显微镜（SEM）来观察，而切割横截面，观察横截面的方式，是其中较为普遍之一种。

C-VPLOT电容、电压圆

译意为电容、电压图，也就是说当组件在不同状况下，在闸极上施以某一电压时，会产生不同之电容值，（此电压可为正或负），如此组件为理想的组件，也就是闸极和汲极和源极间几乎没有杂质在里面（COMTAMINATION）则当外界环境改变时，（温度或压力）并不太会影响它的电容值，利用此可MONITORMOS组件之好坏，一般ΔV<0.2为正常。

CWQC全公司品质管制

以往有些经营者或老板，一直都认为品质管制是品管部门或品管主管的责任，遇到品质管制做不好时，即立即指责品质主管，这是不对的。

品质管制不是品质部门或某一单位就可以做好的，而是全公司每一部门全体人员都参与才能做好。

故品质管制为达到经营的目的，必须结合公司内所有部门全体人员协力合作，构成一个能共同认识、易于实施的岩系，并使工作标准化，且使所订的各种事项确实实行，使自市场调查、研究、研发、设计、采购、制造、检查、试验、出货、销售、服务为止的每一阶段的品质都能有效的管理，就是所谓的全公司品质管制（CompanyWideQualityControl）。

实施CWQC的目的最主要的就是要改善企业体质，即发掘问题的岂质、重视计划的体质、重视指向的体质、重视过程的体质、以及全员有体系导向的体贾。

CycleTime生产周期时间

指原料由投入生产线到产品于生产线产出所须之生产/制造时间。

在TI-Acer，生产周期时尚有两种解释:

一为"芯片产出周期时间"（wafer-outtime）；一为"制程周期时间"（Processcycletime）

"芯片产出周期时间"乃指单一批号之芯片由投入到产出所须之生产/制造时间。

"制程周期时间"则指所有芯片于单一工站平均生产/制造时间之总和，亦即每一工站均有一平均生产/制造时间，而各工站（从头至尾）平均生产/制造之加总即为该制程之制程周期时间。

目前TI-AcerLineReport之生产周期时间乃探用"制程周期时间"。

一般而言，生产周期时间可以下列公式概略推算之：

在制品（WIP）

生产周期时间＝

产能（Throughout）

CycleTime生产周期

　IC制造流程复杂，且其程序很长﹒自芯片投入至晶圆测试完成，谓之CycleTime。

由于IC生命周期很短，自开发、生产至销售，需要迅速旦能掌握时效。

故Cycle　Time愈短，竞争能力就愈高，能掌握产品上市契机，就能获取最大的利润。

　由于Cycle　Time长，不容许生产中的芯片因故报废或重做，故各项操作过程都要依照规范进行，且要做好故障排除。

让产品顺利流程，早日出FAB，上市销售。

DEFECTDENSITY缺点密度

"缺点密度"系指芯片单位面积上（如每平方公分，每平方英吋等）有多少"缺点数"之意，此缺点数一般可分两大类：

　A.可视性缺点　B.不可视性缺点。

前者可藉由一般光学显微镜检查出来（如桥接、断线）后者则须藉助较精密电子仪器检验（如晶格缺陷）由于芯片制造过程甚为复杂漫长，芯片上缺点数愈少，产品良率品质必然愈佳，故"缺点密度"常被用来当做一个工厂制造的产品品质好坏的指针。

DehydrationBake去水烘烤

目的:

去除芯片表面水分，增加光阻附着力，以免曝光显影后光阻掀起。

　方法:

在光阻覆盖之前，利用高温（120℃　或　150℃）加热方式为之。

DENSIFY密化

　CVD沈积后由于所沈积之薄膜（THINFILM）之密度很低，故以高温步骤使薄膜中之分子重新结合以提高其密度，此种高温步骤即称为密化。

密化通常以炉管在800℃以上的温度完成，但也可在RTP（RAPIDTHERMALPROCESS）（快速升降温机台）完成。

Descume电浆预处理

1﹒电浆预处理，系利用电浆方式（Plasma），将芯片表面之阻加以去除，但其去光阻之时间，较一般电浆光阻去除（Stripping）为短。

其目的只是在于将芯片表面之光阻因显影预烤等制程所造成之光阻毛边或细屑（Scum）加以去除，以使图形不失真，蚀刻出来之图案不会有残余。

2﹒有关电浆，去除光阻之原理，请参阅「电浆光阻去除」（Ashing）。

3﹒通常作电浆预处理，均以较低之压力，较小之功率为之，也就是使光阻之蚀刻率降得很低﹒使得均匀度能提高，以保持完整的图形，达到电浆预处理的目的。

DESIGNRULE设计规范

由于半导体制程技术，系一门专业、精致又复杂的技术，容易受到不同制造设备制程方法（RECIPE）的影响，故在考虑各项产品如何从事制造技术完善、成功地制造出来时，须有一套规范来做有关技术上之规定，此即"DESIGNRULE"，其系依照各种不同产品的需求、规格，制造设备及制程方法、制程能力，各项相关电性参数规格等之考虑，订正了如：

1.1.各制程层次、线路之间距离、线宽等之规格。

2.2.各制程层次厚度、深度等之规格。

3.3.各项电性参数等之规格。

等规格，以供产品设计者及制程技术工程师等人之遵循、参考。

DesignRule设计准则

DesignRule：

设计准则，反应制程能力，及制程、组件参数，以供IC设计者，设计IC时的参考准则。

一份完整的DesignRule包括有下列各部份:

制程参数:

如氧化层厚度、复晶、金属层厚度等，其它如流程、ADI、AEI参数，主要为扩散与黄光两方面的参数。

电气参数:

提供给设计者，做仿真电路时之参考。

布局参数:

即一般所谓的3μm，2μm，1.5μm…等等之Rules，提供布局员布局之依据。

光罩制做资料:

提供给光罩公司做光罩时之计算机资料，如CDBAR、测试键之摆放位置，各层次之相对位置之摆放等。

DiebyDieAlignment每Field均对准

每个Field在曝光前均针对此单一Field对准之方法，称为DiebydieAlignment。

也就是说，每个Field均要对准。

Diffusion扩散

在一杯很纯的水上点一滴红墨水，不久后可发现水表面颜色渐渐淡去，而水面下渐渐染红，但颜色是愈来愈淡，这即是扩散的一例。

在半导体工业上常在很纯的硅芯片上以预置或离子布