基于quartus的电子钟.docx
《基于quartus的电子钟.docx》由会员分享,可在线阅读,更多相关《基于quartus的电子钟.docx(11页珍藏版)》请在冰点文库上搜索。
![基于quartus的电子钟.docx](https://file1.bingdoc.com/fileroot1/2023-5/28/445ba708-43c9-40d4-9b44-f9d5f5d7e965/445ba708-43c9-40d4-9b44-f9d5f5d7e9651.gif)
基于quartus的电子钟
电子线路设计Ⅱ
——基于QuartusII软件的数字钟
姓名:
侯作霆
学号:
091142608
多功能数字钟设计
一、设计内容简介
本数字钟以计时为基本功能,可以完成00:
00:
00到23:
59:
59的计时,并在控制电路的作用下具有保持、快速校时、快速校分的功能。
在具有基本功能的基础上,增加了下列扩展功能:
闹钟、秒表(最小记录0.01秒)、日历(包括年、月、日及星期的显示和校准,并自动识别大小月)。
数字计时器是由分频电路、计时电路、控制电路、译码显示电路等几部分组成的。
其中,分频电路将试验箱提供的48Mhz的频率分成各模块电路所需要的频率;计时电路完成计时功能,并与动态显示电路相连,将时间日期等信息显示在七段数码管上;控制电路对年、月、日、时、分以及星期提供快速校时;秒表电路启动后可完成最小单位为0.01秒的计时;以上各部分电路均与译码显示电路连接,将以上数据分别显示,通过按钮切换。
系统结构如下图所示
二、各模块电路原理
1、分频电路
实验箱上提供振荡源为48MHz,为获得秒脉冲信号和显示电路中需要频率,以及消除触点抖动所需频率,需要对该振荡源进行分频处理。
处理的过程示意如下:
主要采用74160芯片和74161芯片以及其他逻辑门组成不同进制的计数器逐级分频,将16分频放在最后一级以得到占空比为50%的方波。
2、秒表电路
秒表电路有三级计数器,一级00--99的100进制计数器和两级00—59的60进制计数器。
每级内部才有同步触发方式,每级之间采用异步触发方式。
秒表电路设有两个控制按键复位按和ON/OFF按键,每个按动按一次后均可产生一个脉冲信号。
复位按键与每级技术芯片CLR端相连,以实现秒表的清零的功能。
ON/OFF按键与一模为2计数器的CLK端相连,每按动一次ON/OFF键,计数器输出“1”或“0”。
计数器与3线-8线译码器74138(可完成数据分配功能)相连,控制100Hz信号是否输入计时模块,原理图如下:
(图中key为消除抖动电路)
秒表计时电路以计数器电路为主,以1Hz方波同时与调秒输入经过或门后驱动。
计数将要溢出向下一级CLK端发出一个脉冲,驱动计数。
采用D触发器消除毛刺。
计时电路原理相同,以秒计时为例说明。
仿真图和原理图如下:
3、计时电路
计时电路可实时提供时间信息,包括时、分、秒。
电路原理与秒表计时原理相同,用两级60进制计数器记录秒和分。
同时级联的第三季24进制计数器记录小时,并向日期及星期电路提供一个周期为24小时的驱动信号。
脉冲输入端CLOCK和调时端通过一或门接入每级脉冲输入,实现调时与计时互不冲突
原理图如下
4、日期电路
日期电路以月计时器为核心,输出的月份控制两片译码器74154来选择不同的计数器:
29进制计数器、30进制计数器、31进制计数器。
表示日的计数器一旦被选中,输入控制信号,屏蔽另外两种进制的计数器,以实现对大小月的自动识别。
日期电路中每种计数器均设有端口以供控制电路调时。
原理图如下:
5、控制电路
控制电路原理是将脉冲送入各计时计数器的调整端,实现对时间和日期等5种信息的调整。
设有“切换”和“校准”两个按键,每按动一次“切换”按键,给计数器74160送入一个脉冲,计数信息送入数据选择器74138为脉冲选择不同的输出端,同时计数信息通过译码器74154译码,选择不同的灯亮起,提示当前脉冲输出的端口,按动一次“校准”按键,送入一个脉冲。
闹钟调整电路原理于此相同,不再赘述。
原理图如下:
6、闹钟电路
闹钟电路将当前时间与闹钟设置时间通过比较器7485比较,当二者相等时通过与门输出一个信号进入响铃电路,控制1000Hz的信号输入到蜂鸣器。
闹钟计时电路与时钟计时原理相同。
原理图如下:
7、报时电路
每当计时到整点后,蜂鸣器报时5秒。
将当前时间的时和分与设置的时间00:
05比较,小于即输入信号控制报时。
8、响铃电路
响铃电路可接受报时和闹钟的信号,控制蜂鸣器.
9、消除按键抖动
对于一个按键信号,用一个脉冲对它进行采样。
如果连续几次采样都相同是,即认为处于稳定状态。
消抖电路用三级D触发器采样,100Hz脉冲驱动D触发器
10、显示电路
显示电路通过切换可显示5种信息,第二位和第五位数码管只显示“—”。
由1000Hz信号控制计数器和数据选择器74138不断扫描每一位的位选信号。
当任意一位选中后,通过8选1模块lpm_mux同时选中相应的由7段译码器7447提供的段信息。
每一段的译码器7447前接一个5选1模块lpm_mux,。
按键即送脉冲到计数器,技术信息接lpm_mux,模块的地址端,实现5种显示信息的切换。
三、实验心得
这次实验进行过程中发现了自己存在的很多知识漏洞,并且在实验中真正学会了电子系统设计方面的一些知识。
实验开始设计基本功能电路时我们进展得很顺利,当天即完成了基本计时功能。
但是,我们并没有意识到电路中存在的问题。
次日进行功能扩展时,加入了闹铃功能,发现基本的进位都有问题。
两人研究了很长时间,将消颤开关的采样频率调高之后发现问题解决了。
但是随之而来的问题是,正常电路的校时校分功能无法实现。
两人研究修改了整整一天也没有把这个问题解决掉。
后来就怀疑是硬件出现了问题,但是把我们的程序下到其他机器上进行硬件测试时,问题还是存在,所以就断定电路设计的某些地方是错误的,而且这个错误是闹铃功能加入之后出现。
最后在校时校分电路的进位模块里发现了症结所在,修改之后,电路稳定正常工作。
这次实验中积累了如下经验:
1、系统设计进要行充分的方案论证,不可盲目就动手去做;
2、实验中对每一个细节部分都要全面思考,要对特殊情况进行处理;
3、对于数字系统,要考虑同步、异步问题;
4、数字电路的理论分析要结合时序图;
5、遇到问题,要顺藤摸瓜,分析清楚,不可胡乱改动,每做一次改变都要有充分的理由;
6、模块化设计方法的优点在于其简洁性,但是在实验设计中也发现,在实验最终电路确定之前,要尽量减少模块重叠嵌套,因为在总的电路敲定之前,电路还不成熟,很多地方需要改进,如果在开始时就进行多层模块化,里层模块电路的修改将影响其外层的全部电路,这样就是牵一发动全身,很显然,这样将导致电路设计的低效,所以在设计过程中,一定要尽量减少超过两层的模块;
7、遇到问题花了很长时间没有解决掉,要学会想他人请教,别人的不经意一点,可能就能把自己带出思维死区。