蓄电池巡检仪硬件电路设计Word文档下载推荐.doc

蓄电池巡检仪硬件电路设计Word文档下载推荐.doc

《蓄电池巡检仪硬件电路设计Word文档下载推荐.doc》由会员分享，可在线阅读，更多相关《蓄电池巡检仪硬件电路设计Word文档下载推荐.doc（31页珍藏版）》请在冰点文库上搜索。

尤其是500kV变电站及发电厂用的直流操作电源系统，蓄电池组在整套设备的费用比重会远远大于整流电源所占费用比重。

因此蓄电池的维护成为非常重要的问题。

测量蓄电池品质最直观的办法就是测量蓄电池的端电压，其能直接反映蓄电池的过充和欠充。

为了及时得到每节蓄电池的情况，并且减少维护的工作量（目前电力系统正在大力推行变电站无人值守），在较为重要的变电站，特别是110kV以上等级的变电站及发电厂的直流操作电源系统中大多要求配置蓄电池检测装置。

阀控式密封铅酸蓄电池以2V为基本单元，大容量的蓄电池均采用2V/节，小容量的为内部6个单元串联，构成12V/节，也有些较少的品牌采用6V/节。

我国变电站内部直流设备通常为220V/110V，220V的直流操作电源需配置18/19节12V蓄电池或103～108节2V蓄电池，110V的直流操作电源以次类推。

蓄电池头尾串联，最后与整流器的输出并联。

通信电源系统与直流操作电源系统类型相似，也是由整流器和蓄电池组组成，只是其输出电压为-48V（其正端与大地相连），对应输出电压，蓄电池组由4节12V或24节2V蓄电池串联而成。

对于重要的系统，特别是无人值守的通信基站，为蓄电池组配置蓄电池测试仪也成为一种趋势。

第二节：

传统的蓄电池巡检仪

为检测单节蓄电池电压，要在蓄电池两极引出采样线。

例如：

18节蓄电池一一串联组成蓄电池组，则要引出19根采样线；

若是108节蓄电池组成蓄电池组，则需要109根采样线。

目前应用比较普及的蓄电池测试仪采用巡检方式，通过端子接入采样线，如下图所示。

·

+整流器-

蓄电池测试仪

采样线

端子

蓄电池测试仪内部单片机控制继电器逐一切换，将每节电池分别与单片机测量系统共地相连，从而测得单节蓄电池端电压。

蓄电池测试仪通过串行通讯口将数据传至直流操作电源微机监控装置，便于操作人员观察、记录，还可与直流操作电源系统其它信息一起再传给变电站综合自动化后台装置，直至电力系统主站。

采用巡检方式的蓄电池测试仪的优点是造价低廉，但缺点也很明显，主要有以下几点：

1）现场连接线太多，尤其是采用2V蓄电池时，要连接大量的采样线；

2）连接采样线有一定危险性。

由于采样线是通过端子接入单片机系统，而考虑到体积和成本，相邻接线点距离很近；

蓄电池采样线是带电作业，连接蓄电池具有一定危险性，而长距离连接蓄电池采样线，尤其是采样线数量较多，不易分辨其顺序，不但操作任务较重，发生事故的机率也高；

3）可靠性低。

蓄电池测试仪从直流母线上取电作为装置输入电源，若受到强电干扰，有可能造成某一时刻一节以上继电器动作，则蓄电池会通过采样线形成短路；

4）寿命受采样频率影响。

目前较好品牌的继电器的切换次数多为105～106次，若切换频率较高，会影响继电器进而整个装置的使用寿命，因此采用巡检方式的蓄电池测试仪均以加大继电器切换时间来延长装置寿命，但这样会造成数据更新周期偏长。

第三节：

新型蓄电池巡检仪

新型蓄电池智能测试装置由若干测试单元组成，工作时每节蓄电池配置一块测试单元，测试单元内置单片机，以单节蓄电池作为其电源输入，通过电路将蓄电池电压变换成单片机工作电压，同时单片机通过自带的AD测试出蓄电池端电压。

测试单元通过跳线对应唯一通讯站号，上位机通过隔离的485总线，带站号分别召唤每个测试单元，获得每个蓄电池的端电压数据。

根据铅酸蓄电池的电压级别，测试单元分为2V和12V两种。

两者原理基本一致，2V的测试单元要通过升压电路，将蓄电池端电压升到单片机的工作电压；

而12V的测试单元则通过降压电路，将蓄电池端电压降到单片机的工作电压。

与传统的蓄电池巡检装置相比：

新型蓄电池智能测试装置有以下几个优点：

1）其测试单元尺寸很小，并且以每节蓄电池端电压作为其输入电源，因此可就近连线，甚至置于蓄电池表面。

与蓄电池一一对应，连接线的危险性大大降低，只要注意正负即可；

2）根据蓄电池节数配置测试单元，通用于直流操作电源和通信电源。

目前直流电源系统，包括直流操作电源和通信电源均配置微机监控装置，其装置也多配有RS485通讯口，若其使用合适的RS485驱动芯片，最多可支持256个通信节点，则测试单元可直接作为若干通讯节点接入该通讯口的485总线，单节蓄电池端电压数据直接进入上一级监控装置，进一步节省资源；

3）由于不采用继电器切换方式，不但使用寿命长，而且每个测试单元同时工作，数据更新速率取决于上位机召唤频率，数据刷新率大幅度提高。

4）测试单元通过端子上485总线，与上位机只有两根通讯线相连，取代了传统蓄电池巡检装置的大量采样长线，现场清爽，走线方便，如下图所示；

上位机系统

485总线

测试单元

A

B

本次设计主要以ATMEL公司的AT89C4051为CPU，辅以74HC244，TLC549，MAX756等芯片来实现针对2V蓄电池的蓄电池测试单元的测量以及通讯。

下面的章节将会对各种芯片结构和原理，和硬件电路的设计进行分别详细阐述。

第二章硬件电路的核心芯片

第一节ATMEL系列的AT89C4051

AT89C4051是一种8位的，4KFLASH闪存，128BITRAM的CPU

一）基本特征

2）具有MCS-51系列产品的基本功能

3）2.7V-6V的工作电压

4）双基准内存锁存器

5）15根可编程的I/O线

6）6个中断源

7）直接LED的输出驱动

8）低功率闲置和功率关闭模式

9）4K可重复编程的闪存

10）全静态操作频率0-24MHz

11）1288位的RAM

12）2个16位计数器和定时器

13）可编程的串行通信异步收发通道

14）On-Chip模拟比较器

二）基本描述

AT89C4051有4K字节的闪存（可编程可擦除只读内存EPROM）的低电压高效运行的8位微处理器。

这个设备通过使用AMTEL的非易失的内存技术和工业标准与MCS-51兼容。

我们通过比较通用的8位CPU和单片集成电路中的闪存可以知道。

对于许多的嵌入式控制系统来说，ATMEL的AT89C4051具有更高的灵活性和高效性。

AT89C4051提供下述标准特征：

1）4K字节的FLASH闪存2）128字节的RAM3）15根I/O线4）两个16位的定时器/计数器5）一个5矢量双水平的中断系统6）一个双向串行通道7）一个精度模拟比较器8）芯片中的震荡器和时间电路。

此外AT89C4051零频率状态下运行的静态逻辑并提供两个软件节能模式以供使用。

IdleMode闲置方式使CPU停止工作，但允许RAM，计数器/定时器，串行接口和中断系统继续工作。

PowerDownMode会保存RAM中的内容，但使震荡器停止工作，并且终止芯片其他功能直至重启。

如图-2所示基本管脚

一）管脚的基本功能

VCC：

供电电源

GND：

接地

Port1：

端口一是八位双向 I/O口。

P1.2-P1.7端口提供上拉。

而P1.0-P1.1需要外部上拉。

P1.0-P1.1常常作为正向输入和反向输入，这两个输入分别在芯片中的精度比较模拟器。

端口1输出缓冲能下降20MA，并且可以直接驱动LED显示器。

端口1置1，它变为输入，当管脚P1.2-P1.7作为输入并且被外部拉低，那么他们将由于内部的拉阀而作为电流源。

端口1同样在闪存编程和修改时接收代码数据。

Port3：

管脚P3.0-P3.5和P3.7是7根双向I/O口，内存内部上拉阀，P3.6为比较器的输入和输出端口，但不能作为通用的I/O口。

端口3的输出缓冲能下降20MA。

当端口3被置1，端口3被内部拉阀上拉同时可以被视为输入。

作为输入，端口3的管脚被外部拉底，这样端口3将形成I1L，这些均是由内部拉阀所决定的。

同时端口3同样可以作为AT89C4051的各种特殊功能：

P3.0：

RXDP3.1：

TXDP3.2:

（作为外部中断0）

P3.3：

（作为外部中断1） P3.4：

T0计时器0的外部输入

P3.5：

T1计时器1的外部输入

RST：

输入重置，所有的I/O引脚会被全置为1，一旦RST被置为高电平。

如果保持RST引脚为高电平两个周期那么震荡器将会重启。

每一个机器周期等于12个震荡周期或时钟周期

XTAL1：

震荡转换放大器和内部时钟运行电路的输入端

XTAL2：

震荡转换放大器和内部时钟运行电路的输出端

二）震荡器的主要特征

XTAL1，XTAL2，分别是转换放大器的输入和输出，转换放大器往往可被作为震荡器使用如图3所示。

震荡器可以是石英震荡器也可以是瓷共振震荡器。

为了从外部时钟源去驱动这个电路，当XTAL1被驱动的时候，此时XTAL2应该被隔离。

我们往往对外部时钟源的工作周期没有太多的要求，因为内部时钟电路往往通过两个连续的分割，但仍然要注意最高电压和最低电压。

图三：

震荡器的连接图四：

外部时钟驱动布置图

C1，C2=30PF10PF（石英）

或40PF10PF（瓷）

三）特殊功能寄存器（SFR）

如同单片机MCS-51中的一样，并不是所有的寄存器地址都被占据。

芯片将不会去使用那些未被占据的地址。

同样，对这些地址的读取将会被返回随机的地址，同时写操作将会产生不确定性。

用户不能对这些未列出的地址进行操作。

因为这些地址主要被保留在未来使用以备新的功能，如果那样的话，重置或初始化这些地址将会是零。

如表1所示SFR在寄存器中的分布：

四）几种低功率工作方式

1）IdleMode闲置方式

所谓的闲置方式就是将自身放入休眠状态，而其他所有芯片上的外围设备仍然处于激活状态，这种方式往往通过软件来激活。

同时芯片上的RAM和SFR在这种方式下不会改变。

这种方式往往通过有效中断或硬件重置电路来结束。

如果没有外部上拉电阻那么P1.0&

P1.1应该被置零，反之应置为一。

我们应该注意，如果闲置方式是通过硬件重置方式来被终止的，那么程序会在终止的地址上继续恢复程序的运行，但是在内部程序恢复之前存在两个机器周期，在这种情况之下，内部的硬件会禁止外部对内部RAM的修改,但修改端口却未被禁止。

所以为了防止错误的对端口进行写操作当闲置模式终止时，那么我们激活闲置模式的过程应该与我们对端口引脚或外部存储器的激活步骤不一样。

2）断电模式

断电模式下震荡器停止，并且激活断电模式的程序是最后一个执行的程序，同时RAM和SFR会保持原来的值直到断电模式结束。

硬件重置是结束断电模式的唯一办法，那么硬件重置会重新定义SFR但不会对RAM造成影响。

但只有当恢复到正常的工作电压的时候，同时应该保持激活足够长的时间一直到晶振重新启动并稳定后我们才能进行重置。

3）褪色检测

当下降到极限值时，所有端口除了P1。

0，P1。

1外全部被轻微的上拉，回到原值时，内部重置在15Msec后有效。

一般来说褪色检测的电压范围在%，如图5所示

图5

MM74HC244三态缓冲器的基本结构

a）概述

MM74HC244主要采用最先进的的硅门技术中的CMOS技术，具有高速，非逆转性的三态缓冲器。

MM74HC244具有高驱动电流的驱动输出，这些强力的驱动在驱动大总线时也能保持高速的运行。

且内部电路中的传导速度可以与低功率肖特基持平，但其电路主要还是和CMOS电路有关。

MM74HC244是一个非逆转的三态缓冲器，同时拥有两个低电平可使1G，2G分别控制4个缓冲器，同样的这些设备没有施密特触发输入。

b）基本特点

1）基本的传导延迟：

14NS

2）对系统总线的三态输出

3）更广泛的电压工作范围2-6V

4）74系列的低静态电源电流

5）输出电流

下图6所示为MM74HC244的连接图

下表2为管脚的真值表

带串行控制8位模数转换器TLC549

一）概述

TLC549是以8位开关电容逐次逼近A/D转换器为基础而构造的CMOSA/D转换器。

它们设计成能通过3态数据输出和模拟输入与微处理器或外围设备串行接口。

TLC549仅用输入/输出时钟（I/OCLOCK）和芯片选择（CS）输入作数据控制。

TLC548的最高I/OCLOCK输入频率为2.048MHz，而TLC549的I/OCLOCK输入频率最高可达1.1MHz。

有关与大多数通用微处理器接口的详细资料已由工厂准备好，可供使用。

TLC549的运用与较复杂的TLC540和TLC541的运用非常相似；

不过，TLC549提供了片内系统时钟，它通常工作在4MHz且不需要外部元件。

片内系统时钟使内部器件的操作独立于串行输入/输出的时序并允许TLC548和TLC549象许多软件和硬件所要求的那样工作。

I/OCLOCK和内部系统时钟一起可以实现高速数据传送以及对于TLC548为每秒45,500次转换、对于TLC549为每秒40,000次转换

的转换速度。

TLC549的其他特点包括通用控制逻辑，可自动工作或在微处理器控制下工作的片内采样-保持电路，具有差分高阻抗基准电压输入端、易于实现比率转换（ratiometricconversion）的高速转换器，定标（scaling）以及与逻辑和电源噪声隔离的电路。

整个开关电容逐次逼近转换器电路的设计允许在小于17μs的时间内以最大总误差为±

0.5最低有效位（LSB）的精度实现转换。

TLC549的工作温度范围为0℃至70℃TLC549的工作温度范围为-40℃至85℃。

表-3

二）特点

8位分辨率A/D转换器

差分基准输入电压

转换时间17μsMax

每次总存取与转换周期数TLC549高达40,000

片内软件可控采样棗保持

总不可调整误差（TotalUnadjustedError）±

0.5LSBMax

4MHz典型内部系统时钟

宽电源范围3V至6V

低功耗15mWMax

能理想地用于包括电池供电便携式仪表的低成本、高性能应用

引脚和控制信号与TLC540、TLC5458位A/D转换器以及TLC154010位A/D转换器兼容

CMOS工艺

三）基本管脚和内部功能

图-7

c）基本时序

上图-8显示出TLC549的基本时序，本论文主要关心的是CPU在读取Data_out的时序，下面将详细阐述：

A.转换周期需要36个系统时钟周期（最大为17μs），它开始于CS变为低电平之后I/OCLOCK的第8个下降沿，这适用于该时刻其地址存在于存储器中的通道。

。

B.在CS变为低电平之后，最高有效位（A7）自动被放置在DATAOUT总线上。

其余的7位（A6-A0）在前7个I/OCLOCK下降沿由时钟同步输出。

B7-B0以同样的方式跟在其后

d）基本工作特性

二、特性

工作温度范围内（自然通风）的极限参数（除非另有说明）+电源电压，VCC6.5V任何输入端输入电压范围-0.3V至VCC+0.3V输出电压范围-0.3V至VCC+0.3V峰值输入电流范围（任何输入端）±

10mA峰值总输入电流范围（所有输入端）±

30mA工作温度范围（自然通风），TA：

TLC548C，TLC549C0℃至70℃TLC548I，TLC549I-40℃至85℃储存温度范围，Tstg-65℃至150℃引线温度，离外壳1.6mm（1/16英寸），10秒260℃+强度超出所列的极限参数可能导致器件的永久性损坏。

这些仅仅是极限参数，并不意味着在极限参数条件下或在任何其它超出推荐工作条件下所示参数的情况下器件能有效地工作。

延长在极限参数条件下的工作时间会影响器件的可靠性。

详见下表-4：

注释1.在REF-与GND连接在一起的情况下所有电压值均相对于网络地端（除非另有说明）。

2.温度低于-40℃时，不推荐D封装。

3.大于加至REF+电压的模拟输入电压转换为全“1”（11111111），小于加至REF-电压的模拟输入电压转换为全“0”（00000000）。

为了工作良好，REF+电压高于REF-电压至少1V。

而且，当此差分基准电压降至4.75V以下时，总失调误差可能增加。

4.这是时钟输入信号从VIHmin降至VILmax或从VILmax升至VIHmin所需的时间。

在正常室温附近，对于远程数据采集应用（在这些应用中，传感器和A/D转换器放在离控制微处理器几英尺远处），在输入时钟跳变时间慢至2μs的情况下器件可保持其功能。

5.为了使CS端噪声所引起的误差为最小。

在响应控制输入信号以前，内部电路在CS↓之后等

待内部系统时钟两个上升沿和1个下降沿。

CS建立时间由ten和tSU（CS）这两个指标给出。

e）应用资料

简化模拟输入分析利用下面的等效电路，模拟输入电容从0充电至VS（在1/2LSB之内）所需的时间可推导如下：

电容充电电压由下式给出：

（1）

其中：

离1/2LSB的最终电压由下式给出：

（2）

使式

（1）和式

（2）相等并求解时间给出：

（3）

和（4）

因此，在给定数值的情况下，模拟输入信号建立时间为

（5）

此时间必须小于时序图中所示的转换器采样时间。

图-9

Vi=ANALOGIN端的输入电压

Vs=外部驱动源电压

Rs=源电阻

Ri=内部电阻

Ci=等效输入电容

+驱动源要求：

源的噪声和失真必须与转换器的分辨率相