基于USB的数字广播电视信号数据采集系统的设计与实现硕士学位论文.docx

基于USB的数字广播电视信号数据采集系统的设计与实现硕士学位论文.docx

《基于USB的数字广播电视信号数据采集系统的设计与实现硕士学位论文.docx》由会员分享，可在线阅读，更多相关《基于USB的数字广播电视信号数据采集系统的设计与实现硕士学位论文.docx（68页珍藏版）》请在冰点文库上搜索。

基于USB的数字广播电视信号数据采集系统的设计与实现硕士学位论文

硕士学位论文

中文论文题目：

基于USB的数字广播电视信号数据采集系统的设计与实现

英文论文题目：

TheDesignandRealizationofDataAcquisitionofDigitalBroadcastingTelevisionSignalBasedonUSB

中国传媒大学研究生学位论文独创性声明

本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。

除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为获得中国传媒大学或其他教育机构的学位或证书而使用过的材料。

与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。

学位论文作者签名：

签字日期：

年月日

学位论文版权使用授权书

本学位论文作者完全了解中国传媒大学有权保留并向国家有关部门或机构送交本论文的复印件和磁盘，允许论文被查阅和借阅。

本人授权中国传媒大学可以将学位论文的全部或部分内容编入有关数据库进行检索和传播，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。

（保密的学位论文在解密后适用本授权书）

学位论文作者签名：

导师签名：

签字日期：

年月日签字日期：

年月日

致谢

摘要

目前在我国存在多种数字电视广播标准，如数字地面电视（DigitalTerrestrialMultimediaBroadcasting，DTMB或DMB-T/H）、中国移动多媒体广播（Chinamobilemultimediabroadcasting，CMMB）、从欧洲引进的数字音频广播（DigitalAudioBroadcasting，DAB）等标准。

这些标准在中国市场的推广与应用过程中，很多场合需要对所发射数字信号进行采集分析，以衡量数字信号发射质量。

传统的数据采集系统接口一般采用并行接口、ISA接口、PCI接口、PS/2接口、RS-232和RS-485串行总线等方式，这些方式存在扩展性差、不支持热插拔，内置式接口易受高频信号干扰等诸多缺陷。

而采用USB接口的数据采集系统则能很好的解决上述问题。

本课题旨在提出一种基于USB2.0和DDRSDRAM的海量数据采集系统的FPGA解决方案，并详细阐述了系统方案设计思路及应用实施方法。

该方案根据实际需求，可应用于多种标准下的广播电视信号接收前端，携带方便，功耗低，适用于信号数据的现场采集和存储。

【关键字】数据采集，USB，FPGA，DDRSDRAM

ABSTRACT

ThesedaysmultiplestandardsofdigitaltelevisionandbroadcastingareemployedwidelyinChina,suchasDTMB（DigitalTerrestrialMultimediaBroadcasting）,CMMB（ChinaMobileMultimediaBroadcasting）andDAB（DigitalAudioBroadcasting）broughtfromEurope.DuringpushingtheapplicationsofthesestandardsforwardinChinamarket,itisnecessarytomeasurethequalityoftransmitteddigitalsignalsbymakingtheanalysisofthem.TraditionalinterfaceofDataacquisitionsystememploysparallelinterface,ISAinterface,PCIinterface,PS/2interface,RS-232andRS-485serialbuscommonly.Traditionalinterfaceshavelotsofdisadvantage.Forinstance,theyaremostlydedicated,don'tsupporthotplugandeasytobedisturbedbythehigh-freqencysignalfromthechassis.AllaboveissuescanberesolvedbyemployingthedataacquisitionsystemwithUSBinterface.

Thissubjectintendstointroduceasolutionofmassdataacquisitionsystem.ItisrealizedonaFPGAplatformbyusingUSB2.0andDDRSDRAMtechnology.Accordingtoactualdemands,thisdataacquisitionsystemcanbeappliedtothefront-endreceiverbasedonmultiplestandardsofdigitaltelevisionandbroadcasting.Ithaslotsofadvantagessuchaseasytocarry,lowconsumption.Insummary,itisadequateformemorizingsignalinthefield.

【Keywords】DataAcquisition,FPGA,USB2.0,DDRSDRAM

1.绪论

1.1选题背景

随着数字电视技术的发展，数据采集系统（DataAcquisitionSystem，DAS）作为在国内外得到了广泛的应用，人们对数据采集系统的要求也在日益提高。

数据采集，是指从传感器和其它待测设备等模拟和数字被测单元中自动采集信息的过程。

数据采集系统是结合基于计算机的测量软硬件产品来实现灵活的、用户自定义的测量系统。

数据采集系统主要是通过一定的硬件接口完成数据采集，然后通过计算机的外围接口将采集的数据送入计算机或则其他处理器进行下一步的处理。

在一个系统或产品进行现场测试的过程中会有大量的实时数据需要采集与存储，然后要对采集的数据读取到计算机或其他设备上进行数据分析。

正是基于这样的需求，数据采集系统主要在两个方面提出要求：

一是与计算机之间简单灵活且传输速率高的接口；二是数据采集系统能够实现实时、高速、海量的数据采集。

数据采集的传统接口一般采用并行接口、ISA接口、PCI接口、PS/2接口、RS-232和RS-485串行总线。

这些接口被广泛应用到计算机上的同时，也存在很多缺陷。

比如，这些接口大部分都是专用的，各自有各自的接口协议和连接器，给用户带来了极大的不便；扩展性差、不支持热插拔；内置式接口容易使数据受到PC机箱内高频信号的干扰影响，从而降低系统的采样精度和稳定性；占据了机箱和主板的很大面积，不利于计算机的小型化。

在传输速率方面，PCI总线有较高的传输速率，可达2112Mbps，也可以“即插即用”，但是它们的扩充槽有限且插拔不方便；RS-232串行总线连接比较方便，但是传输速率太慢了，不易于高速传送数据。

因此需要一个新型的计算机接口来解决这些问题。

对于广电行业来说，很多场合都需要用到数据采集系统，比如回放数字广播电视节目，衡量发射的信号质量等。

目前国内较为普及的广播电视信号标准有很多，比如有DTMB、DAB与CMMB等。

由于各个标准在发射频率和占用带宽等指标上不尽相同，如表1-1所示，因此研究如何高效实时的接收各种标准下的广播电视信号具有重要的实际应用价值。

表11数字广播电视标准部分参数比较[1][2]

参数\标准

CMMB

DTMB

DAB

发射频率/MHz

S波段（2.633-2.660GHz

）和UHF（470-798MHZ）

UHF波段（470MHz-806MHz）

VHF3（174－230MHz）及L-band（1452－1477MHz）

北京现在使用的是208.720--213.856MHz

占用带宽/MHz

8MHz（标清），2MHz（QVGA）

8MHz（标清、高清）

2MHz

有效带宽/MHz

7.512MHz，1.536MHz

7.56MHz

1.536MHz

最大净荷量/Mbps

2.046-16.243Mbps

4.813~32.486Mbps

2.432Mbps

其他

手机、PDA、MP3、MP4、数码相机、笔记本电脑多种移动终端均可接收

固定电视和支手持等便携式移动终端设备均可接收

面向便携固定移动接收

1.2选题依据

本课题旨在提出一种在FPGA平台上实现并且基于USB2.0和DDRSDRAM的海量数据采集系统的解决方案。

该方案根据实际需求，可应用于多种标准下的广播电视信号接收前端，且携带方便，功耗低，非常适用于现场采集和存储信号数据。

1994年11月，USB（UniversalSerialBus）规范由Compaq、DigitalEquipment、IBM、Intel、Microsoft、NEC和NorthernTelecom等7家公司共同提出。

USB接口技术的出现完美地解决了传统接口存在的问题。

目前，USB以接口体积小巧、支持热插拔、即插即用、兼容性好、节省系统资源和成本低等优点迅速普及开来。

USB接口技术支持三种数据传输速率操作，包括低速1.5Mbit/s、全速12Mbit/s和高速480Mbit/s。

这样便于不同的外部设备选择合适的数据传输速率来实现。

传统的SDRAM采用一种单倍数据速率（SingleDataRate，SDR）的结构执行访问操作。

它在每个系统时钟周期的上升沿传输数据，因此SDRSDRAM的带宽等于其时钟频率乘以其数据总线宽度。

为了增加总线带宽，如果使用传统的方法，要么增加数据总线宽度，要么提高其操作频率。

DDRSDRAM（DoubleDataRateSDRAM，DDRSDRAM）的出现使在既不增加数据总线宽度也不提高工作频率的条件下，增加了总线带宽。

根据JEDEC制定的标准，DDRSDRAM最高时钟频率可以达到200MHz，其极限传输率为3.2Gbps[3]。

随着微电子设计技术与工艺的发展，数字集成电路从电子管、晶体管、中小规模集成电路、超大规模集成电路逐步发展到今天的专用集成电路。

ASIC的出现降低了产品的生产成本，提高了系统的可靠性，缩小了设计的物理尺寸，推动了社会的数字化进程。

但是ASIC因其设计周期长，改版投资大，灵活性差等缺陷制约着它的应用范围。

可编程逻辑器件随着微电子制造工艺的发展取得了长足的进步。

随着工艺技术的发展与市场需求，超大规模、高速、低功耗的新型FPGA/CPLD不断推陈出新。

新一代的FPGA甚至集成了中央处理器（CentralProcessingUnit，CPU）或数字处理器（DigitalSignalProcess，DSP）内核，在一片FPGA上进行软硬件协同设计，为实现片上可编程系统（System-on-a-Programmable-Chip，SOPC）提供了强大的硬件支持。

目前，国内外企业已经推出了很多能适应不同条件，不同精度要求的USB数据采集系列产品。

其中比较典型的是美国国家仪器有限公司（NationalInstruments，NI）研制的一系列USB数据采集卡，如NI推出的USB-6008低价位多功能数据采集卡，它是一款USB总线供电多功能DAQ（DataAcquisition，DAQ）模块，该模块提供12路模拟输入，采样精度12位，单通道采样率为10KBps。

国内深圳的华强电子研发的USB数字电视接收机，该产品支持USB1.1/2.0数据传输接口，支持数字电视视频广播及IP数据接收。

适用于学校、医院、机关、电影院、等公共场所接收无线教育和无线传输的加密数字电视广播节目和数据。

1.3论文内容及结构

（1）重点介绍本数据采集系统的芯片选型和硬件设计方案，根据设计方案，绘制电路原理图和PCB文件，并最终焊接调试系统的硬件平台；

（2）Tuner部分的驱动控制；

（3）FPGA部分的VerilogHDL代码设计；

（4）USB2.0部分的固件程序和驱动程序设计基础介绍；

（5）在硬件和软件平台均搭建好的情况下，进行软硬件系统联合调试，并且实际测试系统的工作情况。

1.4本章小结

本章主要介绍了不同接口的数据采集技术所面临的问题，叙述了几种数字广播电视信号的基本参数，进而谈到本课题的研究意义，最后确定了课题的研究步骤及论文的内容安排。

2.数据采集系统的总体设计方案

本课题基于USB总线接口，集接收、下变频、数据采集、海量存储于一体，专门研究应用于DMB-TH、CMMB、DAB标准下的数字电视广播信号的数据采集系统。

可接收的信号频段有UHF、VHF3和L波段。

另外，本课题还将对接收信号强度指示的实时监控和调谐芯片内部寄存器的在线配置进行研究，帮助用户轻松方便的对不同频道上的数字电视广播信号进行数据采集，同时还可以实时获取当下频道的信号强度指示。

本数据采集电路主要分为下变频、FPGA数据预处理、DDRSDRAM接口、USB2.0接口四部分。

该系统工作流程如下：

利用天线接收空中的数字电视广播信号，信号经过调谐芯片直接下变换为零中频信号，输出10bit的I/Q数字基带信号。

FPGA对基带信号做预处理之后，将信号送入异步FIFO模块，由FIFO汇集批量的数据送至外挂DDRSDRAM芯片内。

然后再由FPGA控制DDRSDRAM将采集数据读出，通过USB2.0控制芯片将数据送至计算机，让计算机上的应用程序对信号数据进行保存和处理。

其中，用户通过应用程序配置相应的参数，PC机通过USB接口将控制信号传给USB控制芯片，USB控制芯片利用I2C总线对调谐芯片内部寄存器执行写操作，从而实现软件对硬件电路的配置功能。

此外，USB控制芯片利用I2C总线，还可以在线读取调谐芯片内部寄存器数值，然后数据经过USB总线传输到PC，PC可以通过应用程序实时计算出RSSI显示给用户。

图2.1为本次设计系统框图：

图2.1系统方案框图

2.1射频前端技术概述

射频（RadioFrequency，RF）前端的主要功能是接收小功率的RF信号，然后将其下变频为一个复基带信号（包括同相和正交分量，I/Q）[4]。

在这个过程中，要尽可能多地滤除不需要的信号；对RF信号进行变换，使频率、电平与模数转换器（AnalogtoDigitalConverter，ADC）相匹配。

对射频前端的基本要求是：

首先，引入的噪声要尽可能地小（噪声系数小）；其次，信号的适应能力要尽可能的强（工作频段宽、动态范围大）[5]。

2.1.1MTV818芯片

RAONTECH是一家专为移动电视提供射频调谐器解决方案的公司。

由于采用了CMOS技术，其RFIC/SOC性能得到了进一步提升，尤其是在低功耗方面更是有不俗表现。

该公司的解决方案被完美的应用在移动便携式产品中，如手机，笔记本和车载等。

MTV818芯片是RAONTECH的一款高集成度的SOC（System-On-Chip）射频接收机。

这款芯片虽然体积小巧——5*5mm，QFN封装，但是其内部却是由射频前端和解调器两部分组成。

同时这款芯片也支持多种接口，如I2C，TSIF，SPI，HPI和EBI2，使其在与外部设备通信时更加灵活。

另外，MTV818内部还集成了DCDC转换器和LDO，使用户在供电模式上有多种选择，同时这也节省了芯片的外围器件。

MTV818芯片灵敏度好，动态范围广，线性度高，功率消耗低，最重要的一点，其支持多标准接收，接收信号的频段包括FM、BAND-3、UHF、L-BAND，可谓是集成度非常高的一款芯片，有利的节约了电路板的面积。

图2.2为MTV818内部的功能框图[6]：

图2.2MTV818内部结构框图

MTV818共有4个输入通道，这四个输入通道共用一个功能模块。

RF信号首先经过一个低噪声放大器（LowNoiseAmplifier，LNA），用于对小信号的放大，然后再经过一级RF自动增益控制器（AutomaticAmplifierController，AGC）进一步放大信号到一个合适的电平值上。

此时芯片内部的PLL将外部晶体送入的时钟倍频产生一个本振（Localoscillator，LO）。

混频器将RF与LO进行混频，然后产生I/Q两路零中频信号。

此时因为会产生谐波，因此需要再通过一级低通滤波器（LowPassFilter，LPF），然后信号被送入到内置的ADC中，输出两组10bit采样率为20MHz的数字信号。

后面的解调部分是该芯片针对其他数字电视广播标准制定的，在这里使用不到，故不作详细介绍。

我们必须得用一种总线对Tuner内部寄存器进行初始化和配置，其配置流程如图2.3所示：

图2.3MTV818初始化流程

2.1.2自动增益控制

对于那些输入信号在一个很宽的动态范围内变化的系统来说，AGC能够使输出信号保持在一个相对恒定的电平上，这样一来，AGC后续的电路的动态范围就不需要很宽了。

增益控制通常分布在好几级上，后级的放大器（如中频放大器）首先减小放大倍数，如果减小的不够，前级的放大器（如低噪声放大器，射频放大器）再继续减小放大倍数。

这样做的目的是为了确保有用信号的电平足够高从而获得较高的S/N。

如图2.4所示，当接收机的输入信号的强度在范围内（Vi1~Vi2）变化的时候，一个AGC电路可以为解调器产生大体上保持恒定电平的输出信号。

当输入信号很微弱的时候，AGC是无效的，输出信号和输入信号呈线性关系。

当输出信号电压到达一个阀值（Vo1）时，AGC开始工作，使输出保持一个恒定的输入直到到达另一个阀值（Vo2）。

在这个阀值上，AGC再次不工作。

这种普适的做法可以用来保证在高增益的时候信号的稳定性问题[7]。

图2.4AGC折线图

MTV818内部一共有3类AGC，分别是LANAGC，RFAGC和BBAGC。

其中BBAGC又分为DigitalBBAGC和AnalogBBAGC。

这些AGC在芯片内部的逻辑顺序如图2.5所示。

图2.5AGC逻辑顺序框图

RFAGC和LNAAGC工作在自动模式下BBAGC工作在手动模式下，图2.6描述了BBAGC的控制流程：

图2.6AGC控制流程图

当Tuner向解调器传送数字I/Q信号用来进行下一步处理的时候，解调器内的检测器会检测到当前I/Q信号的强度，然后将检测到的结果告诉比较器。

比较器比较当前信号强度与参考信号强度的大小，然后把它们的差值传送给I2C控制器，由I2C控制器决定是增加还是减小BBAGC的放大倍数，最后控制器将数值通过I2C总线写入到Tuner内部管理BBAGC的相应的寄存器中[8]。

这些AGC之间的调节关系如图2.7所示。

图2.7AGC控制逻辑

其中IQ_H、IQ_L为当前输入信号的最大电平值和最小电平值，Ref_L和Ref_H组成了后端解调器的可接收信号的动态范围，BB_RefL和BBRef_H组成了BBAGC的参考调节范围（只有当RFAGC和LNAAGC均达到最大值或者最小值时，BBAGC才会被调节到极值，否则它都是在BB_RefL~BBRef_H的范围内工作的）。

2.2FPGA技术概述

2.2.1FPGA简介

FPGA（FieldProgrammableGateArray，FPGA）即现场可编程逻辑阵列。

FPGA是在CPLD的基础上发展起来的新型高性能可编程逻辑器件，它一般采用SRAM工艺，也有一些专用器件采用FLASH工艺或反熔丝（Anti-Fuse）工艺等。

FPGA的集成度高，其器件密度从数万系统门道数千万系统门不等，可以完成及其复杂的时序与组合逻辑电路功能，适用于高速、高密度的高端数字逻辑电路设计领域。

FPGA的基本组成部分有可编程输入/输出单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入功能单元、内嵌专用硬核等。

FPGA的主要器件供应商有Xilinx、Altera、Lattice、Actel和Atmel等[9]。

其主要特点是完全由用户通过软件进行配置和编程，从而完成某种特定的功能，且可以反复擦写，修改和升级FPGA不需要额外改变PCB电路板，只是在计算机上修改和更新程序，使硬件设计工作转化为软件开发工作，缩短了系统的设计周期，提高了实现的灵活性并降低了成本，因此获得广大硬件工程师的青睐[10]。

简化的FPGA基本由6部分组成，分别为可编程输入/输出单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等[9]。

2.2.2CycloneⅢ简介

低成本CycloneⅢFPGA是AlteraCyclone系列的第三代产品。

CycloneⅢ FPGA系列能够较好地实现低功耗、低成本和高性能。

CycloneⅢ系列包括8个型号，容量在5K至120K逻辑单元（LE）之间，最多534个用户I/O引脚。

如图2.8所示，CycloneⅢ器件具有4-Mbit嵌入式存储器、288个嵌入式18x18乘法器、专用外部存储器接口电路、PLL以及高速差分I/O等，图2.9给出了CycloneⅢFPGA的体系结构图：

图2.8CycloneⅢFPGA简介

图2.9CycloneⅢ的体系结构图

除此之外，它还具有以下特点[11]：

●采用低功耗65nm工艺技术生产；

●25摄氏度结温时，内核静态功耗低至35mW；

●支持热插拔工作，未使用的I/O块在没有电流时将被关断；

●低功耗的优点包括系统散热管理，消除或者降低了制冷系统的成本，延长了便携式应用中电池的使用寿命；

●交错I/O环减小了管芯尺寸和电路板面积；

●低成本封装选择；

●支持低成本串行闪存以及并行闪存配置器件；

●Cyclone系列FPGA从根本上针对低成本进行开发；

●和CycloneⅡFPGA相比，密度提高1.7倍，达到120，00逻辑单元（LE），嵌入式存储器容量提高3.5倍，达到4Mbits；

●强大的时钟管理和综合技术，具有灵活的动态可配置PLL；

●可调整I/O摆率，提高了信号完整性；

●支持高速外部存储器接口，包括DDR、DDR2、SDRSDRAM和QDRⅡSRAM，其自校准PHY可快速实现时序逼真；

●支持I/O标准包括LVTTL、LVCOMS、SSTL、高速收发器逻辑（HSTL）、PCIExpress、LVPECL、LVDS、mini-LVDS、低摆幅差分信号（ReducedSwingDifferentialSignal，RSDS），以及点对点差分信号等。

详细的I/O接口速度参考图2.10：

图2.10CycloneⅢ接口标准

图2.11介绍了CycloneⅢFPGA的PLL和时钟网络[12]：

图2.11CycloneⅢ时钟网络

CycloneⅢFPGA内部有20个内部全局时钟网络，可以由全局始终管脚clk0~clk20、复用的时钟管脚DPCLK0~D