硬件详细设计模板.docx
《硬件详细设计模板.docx》由会员分享，可在线阅读，更多相关《硬件详细设计模板.docx（25页珍藏版）》请在冰点文库上搜索。
硬件详细设计模板
活动编号（ID）：
EE-60
项目阶段
□概念阶段
■开发阶段
□发布阶段
□计划阶段
□验证阶段
□生命周期阶段
产品名称
产品型号/版本
总页数
××××
××××
共××页
硬件详细设计模板
（仅供内部使用）
文件编号：
KDC-
版本号：
V0.1
实施日期：
yyyy-mm-dd
保密等级：
□秘密□机密□绝密
编制：
审核：
会签：
批准：
修订记录
日期
版本号
描述
作者
yyyy-mm-dd
0.1
初稿完成
范建根
yyyy-mm-dd
1.0
批准发布
×××
yyyy-mm-dd
1.1
修改×××
×××
yyyy-mm-dd
1.2
修改×××
×××
……
……
…..
……
yyyy-mm-dd
2.0
修改×××
×××
文件的版本号由“V×.×”组成，其中：
a）小数点前面的×为主版本号，取值范围为“0～9”。
文件进行重大修订时主版本号递增1；
b）小数点后面的×为次版本号，取值为“0～9，a～z”。
文件每修改一次时次版本号递增1；主版本号发生改变时，次版本号重新置0；
c）未批准发布的文件版本号为V0.×版，批准发布时为V1.0版。
当主版本号发生改变时，前面只有次版本号不同的修订记录可以删除。
关键词：
能够体现文档描述内容主要方面的词汇。
摘要：
概要说明本文档主要描述的内容
缩略语清单：
对本文所用缩略语进行说明，要求提供每个缩略语的英文全名和中文解释。
.如下表：
缩略语
原文
中文含义
DTI
DigtalTruckInterface
数字中继接口板
VLAN
VirtualLocalAreaNetwork
虚拟局域网
FE
FastEthernet
快速以太网
IP
InternetProtocol
互联网协议
DSL
DigitalServiceLine
数字用户线
MTBF
MeanTimeBetweenFailure
平均故障间隔时间
EMC
ElectronicMagneticCompatible
电磁兼容性
SDH
SynchronousDigitalHierarchy
同步数字系列
1概述
本标题下的正文内容，正文内容可以包括表格和插图；
1.1背景
a）该文档对应的单板硬件正式名称和版本号；
b）简要说明单板在系统中的位置、作用、采用的标准。
1.2单板功能描述
在本节中简述单板功能，内容参照单板硬件概要设计方案中的相关章节
1.3单板运行环境说明
需要说明各种可能的物理环境和逻辑环境、软件支持环境等。
参照单板硬件概要设计方案中的相关章节。
1.4重要性能指标
列出单板的主要性能指标，例如处理器性能，缓存容量，端口通信速率等等这些指标；说明指标分配的计算过程和设计思路等。
应该说明这些指标的参考标准，比如时钟方面、EMC方面等，参照单板硬件概要设计方案中的相关章节。
表1性能指标描述表
性能指标名称
性能指标要求
说明
1.5单板功耗
可以在原理图基本完成后，再根据器件参数、数量来计算单板的功耗。
如果计算的功耗大于系统分配给本板的电源功率，则需要与系统工程师协调商议解决方案。
1.6必要的预备知识（可选）
为可选项，仅用于介绍较生僻的特殊技术。
1.7关键器件
这部分由硬件开发人员负责，采购工程师协助完成。
对单板中的关键器件详细说明其软硬件特性并分析优缺点，如果曾经有多个可选对象，应说明目前选择该器件的原因和不选其他可能性的原因。
如果单板硬件概要设计方案中说明已经充分，本节可以不写，或稍作补充。
2单板各单元详细说明
2.1单板功能单元划分
从系统的角度阐述单板的逻辑实现，提供单板的逻辑框图，划分功能单元，对其中的各单元的功能进行简要说明。
在这里先划分单元，阐述单元之间的关系，再按单元分章节，在单元章节中分别描述各单元的功能、接口、数据结构和可编程器件。
本节主要描述各单元内部的详细结构和相互之间的接口。
如果没有《单板硬件概要设计方案》，则本部分应详细描述单元划分情况。
2.2单元详细描述
电路单元如果是公司规范且有详细文档，可以直接引用（说明单元电路的参考资料名称），并说明调整细节（与参考电路不同的部分）。
2.2.1单元1
2.2.1.1单元1功能描述
详细描述本单元的功能，给出本单元的功能框图。
（图号已在单元样式中，必须放在附图的下面，紧跟着附图，内容描述写：
2.2.1.2单元1与其他单元的接口
详细说明本单元对其他单元接口每个/组信号的详细定义，包括时序说明。
2.2.1.3单元1的实现方式
详细说明本单元的实现方法，包括使用的芯片、主要电路分析和解释。
如果本单元使用了可编程器件，此处应提供可编程器件的外部管脚图（含说明）、内部逻辑框图（含说明）。
对于CPU单元，需要说明存储器的地址分配。
2.2.1.4单元1可测试性设计
从以下几方面说明单元是否符合可测性设计要求：
单元提供哪些自诊断、自测试功能，实际的硬件实现方式、需要哪些软件的支持。
请说明单元JTAG链连接方式，接口定义。
单元内其他针对可测性需求的硬件设计。
2.2.2单元2
2.2.2.1单元2功能描述
详细描述本单元的功能，给出本单元的功能框图。
（图号已在单元样式中，必须放在附图的下面，紧跟着附图，内容描述写：
……）
2.2.2.2单元2与其他单元的接口
详细说明本单元对其他单元接口每个/组信号的详细定义，包括时序说明。
2.2.2.3单元2的实现方式
详细说明本单元的实现方法，包括使用的芯片、主要电路分析和解释。
如果本单元使用了可编程器件，此处应提供可编程器件的外部管脚图（含说明）、内部逻辑框图（含说明）。
对于CPU单元，需要说明存储器的地址分配。
2.2.2.4单元2可测试性设计
从以下几方面说明单元是否符合可测性设计要求：
单元提供哪些自诊断、自测试功能，实际的硬件实现方式、需要哪些软件的支持。
请说明单元JTAG链连接方式，接口定义。
单元内其他针对可测性需求的硬件设计。
2.3单元间配合描述
2.3.1总线设计
详细说明采用什么总线，什么工作方式，下挂什么单元。
需要给出图示和文字解释。
2.3.2时钟分配
详细说明有什么时钟源，提供给什么单元，时钟之间关系如何。
对于输出时钟要增加时钟指标设计、对于输入时钟要写清楚始终要求及裕量设计。
需要给出图示和文字解释。
2.3.3复位逻辑
详细说明单元间复位顺序、Watchdog设计、复位单元加载顺序。
如果提供局部及全局分级复位请说明其层次关系。
需要给出图示和文字解释。
2.3.4各单元间的时序关系
说明各单元的信号经过哪些逻辑的处理，符合什么样的时序关系，再输出到另一个单元。
需要说明主要时序关系。
逻辑器件外部接口信号的时序及简单逻辑内部的时序，也应该在本文中说明（建议给出时序图）。
如果内容比较多，这部分也可以以单独的文档形式输出。
对不同类型芯片、不同类型信号的时序容限要求和保障措施：
注意考虑高速信号CAD/SI与逻辑时序设计的配套关系。
一般建议至少保证器件手册的要求，并注意考虑在极限环境条件下（高温或严寒），器件的参数变化造成时序变化、器件参数的离散性，以及布线时延与逻辑内部时延叠加后，也能满足器件手册规定的时序容限。
并注意器件替代型号和不同批次间的差异容限。
图1时序关系图
2.3.5单板整体可测试性设计
对于需要由各单元配合实现的可测试性设计，从以下几方面说明单板是否符合可测性设计要求：
单板提供哪些自诊断、自测试功能，实际的硬件实现方式、需要哪些软件的支持。
请说明单板JTAG链连接方式，接口定义。
单板上其他针对可测性需求的硬件设计。
3硬件单板主要接口定义、与相关板的关系
3.1板际接口
以表格形式列出单板与母板插座信号的位置和定义，并详细说明单板对其他单板接口，包括每一个/组信号与哪块单板相连，输入/输出关系。
以波形图的形式说明每组接口的时序，如果接口是标准接口（或其子集），如PCI，只需给出必要的说明。
接口信号仅仅给出定义是不够的，表格形式可以使读者很快找到信号的准确位置。
表2本单板与其他单板的接口信号表
本板连接器编号
本板信号名称
I/O
信号功能
相连的其他板名称及连接器编号、信号名
其他说明
（注：
以上表格形式仅供参考）
（画出时序图）
图2接口时序图
3.2系统接口
单板与本系统外设备的接口。
对于需要通过电缆或光纤连接的接口部分请注明，并同时给出对连接电缆性能指标的要求；
3.3软件接口
在《单板硬件概要设计方案》的基础上，对单板软硬件接口部分进行进一步的补充设计描述。
单板软硬件接口描述主要从以下几个方面入手：
1、单板片选信号分配及说明；
2、中断信号分配及说明；
3、通信端口分配及说明；
4、寄存器分配及说明；
5、关键器件操作说明；
其中1、2、3三部分在单板总体设计阶段基本完成，可注明参见。
单板硬件详细设计阶段主要是对4、5两部分进行详细描述。
3.4大规模逻辑接口
本节需说明单板硬件各单元与大规模逻辑的接口定义、处理信息类型、配套控制方式、接口时序等。
3.5调测接口
详细说明单板上所有调试用接口，包括调试专用指示灯、跳线、拨码开关、电源保险丝、ISP接口、软件测试接口、硬件测试点等。
3.6用户接口
详细说明单板的面板上所有与用户有关的接口，包括面板指示灯、光口、以太网口、同轴电缆接口、串口、跳线、拨码开关等。
4单板可靠性综合设计说明
4.1单板可靠性指标
<本节由硬件开发人员负责，可靠性工程师提供指导和审核。
参照单板硬件概要设计方案中的内容。
本节需要修正单板硬件概要设计方案中的估算数据。
当单板的失效率预计值大于目标值时，需要参考器件应用工程师的意见给出提高前四类失效率较大的元器件可靠性的措施。
下表中的预计值，应该与单板硬件概要设计方案中的有关内容保持一致。
>
表3单板可靠性指标评估表
单板失效率预计值：
FIT
单板失效率修正值：
FIT
单板失效率目标值：
FIT
器件类别
器件失效率
器件失效率所占比重（％）
提高可靠性的措施
备注
分析：
4.2单板故障管理设计
4.2.1主要故障模式和改进措施
<结合单板器件级FMEA（故障模式影响分析）可靠性分析结果，列出单板分析前存在的影响较大的故障模式，并对软件、硬件分别提出检测和补偿方案、对测试提出故障验证需求。
>
a）器件级FMEA分析重点问题汇总表
<仅需从详细的器件级FMEA分析报告中摘录出改进前严酷度类别是I、II类故障的故障模式>
表4器件级FMEA分析重点问题汇总表
器件名称
故障模式
对本板的影响
对系统的最终影响
严酷度类别（改进前）
建议增加故障检测方法
建议增加检测灵敏度
建议增加补偿措施
严酷度类别（改进后）
b）软件故障管理需求
<直接引用《器件级FMEA分析报告》中相关内容。
根据FMEA分析结果，对软件故障检测、隔离、恢复提出调整方案，并确定软件部分的支撑方案。
>
c）硬件故障管理需求
<直接引用《器件级FMEA分析报告》中相关内容。
根据FMEA分析结果，对硬件故障检测、隔离、恢复提出解决方案。
并确定硬件部分的支撑方案。
>
d）测试验证方案
<直接引用《器件级FMEA分析报告》中相关内容。
根据FMEA分析结果，对测试验证提出方案，并确定可测试性的方案（测试接口等）。
>
4.2.2故障定位率计算
<直接引用《器件级FMEA分析报告》中相关内容。
>
4.2.3冗余单元倒换成功率计算
<直接引用《器件级FMEA分析报告》中相关内容。
>
4.2.4冗余单板倒换流程
<给出冗余单板从故障发生、检测、切换，直至故障恢复的流程图。
并粗略估计各流程所需的时间。
通常冗余单元倒换时间定义为：
倒换时间＝检测/定位时间＋资源处理时间＋倒换时间＋同步确认时间。
主要考察冗余单元倒换不中断正常业务的能力。
通常处于网络级别越高的设备，倒换时间要求越严格。
对SDH传输等网络级别较高的设备，主备倒换时间应小于50ms，对网络级别稍低的设备，倒换时间可以适当降低要求，但不应超过2s。
通常，检测/定位时间在ms级，不同产品、不同检测方法间差异较大；资源处理时间指数据备份时间，在ms～s级；倒换时间指倒换电路动作时间，通常us级；同步确认时间通常ms级。
>
4.2.5单板复位、断电重启流程
<给出单板复位、断电重启的流程图。
并粗略估计各流程所需的时间。
复位重启时间指系统从运行状态，经历系统复位，重新恢复进入正常运行态的时间。
复位类型通常包括：
软件复位、硬件复位。
主要考虑单板的软、硬件复位。
复位一般包括基本的底层启动、自检、配置等。
通常复位时间应在5min内。
断电重启时间指系统从运行状态，经历断电/通电，重新恢复进入正常运行态的时间。
应考虑系统断电和单板断电重启，重启一般包括：
基本的底层启动、自检、配置；系统通常重启时间在0.5小时之内。
单板通常重启时间在10min之内。
>
4.3器件应用可靠性设计说明
<器件可靠应用分析要求在单板详细设计过程中的原理图初稿完成阶段开始启动，在单板原理图完成之前输出。
本节由硬件开发人员协助器件可靠应用工程师（CE）完成。
可直接引用或注明参见器件可靠应用工程师提供的《器件可靠应用分析报告》。
如果是注明参见，以下的内容可省略。
按照单板硬件概要设计方案中的器件工程需求分析的要求，进行单板器件工程需求符合度分析、单板硬件返修率预计及改进对策制定、上下电过程分析、器件替代容差分析和器件离散性最坏情况分析，并提出设计更改建议。
>
4.3.1单板器件可靠应用分析结论
必选项，优选级1级。
采用下列表格，按器件（编码）、电路对单板可靠应用分析结论进行规范化表述，对一个器件或电路所有相关问题集中描述，便于硬件工程师利用分析结论进行设计改进。
1.编码、描述/电路名称：
位号
问题分类
问题及影响描述
程度
解决措施
是否采纳
注：
对存在的问题提出可操作的解决措施，多个解决措施要按重要程度排序。
4.3.2器件工程需求符合度分析
<必选项，优选级1级。
根据单板原理图初稿，对单板硬件总体方案中器件工程需求部分的内容进行检查分析，将不符合项做为问题点提出。
>
a）器件质量可靠性要求
<根据单板硬件概要设计方案中器件工程需求部分对应章节的要求，重点检查器件的选用是否符合要求，提出不符合项，做为问题点由硬件开发人员进行决策，对于选用的可靠性不高的器件，要给出建议解决措施。
>
b）机械应力
<根据单板总体设计方案中器件工程需求部分对应章节的要求，对产品的设计、生产工具与操作、市场使用提出相应的约束条件，并对器件这方面的性能进行重点关注。
>
c）可加工性
<根据单板总体设计方案中器件工程需求部分对应章节的要求，重点检查器件的可加工性要求是否满足，如ESD要求、潮敏要求、可焊性要求等，提出不符合项，并给出建议改进措施，做为问题点由硬件工程师决策。
>
d）电过应力
<重点对单板外部电接口器件防护设计进行分析，如器件抗闩锁、浪涌能力的选择，防护能级分析，接地分析等，提出问题点。
>
e）环境应力
<根据单板总体设计方案中器件工程需求部分对应章节的要求，重点检查选用的器件是否满足环境应力要求以及不满足时产品设计采取的防护措施是否可行，提出问题点。
>
f）温度应力
<对单板硬件总体方案中器件工程需求部分的内容进行检查分析，检查器件的温度降额，以及温度问题较多的器件是否在设计上有保障，并提出产品在加工过程中的热应力限制。
所有器件工作温度范围符合单板规格要求，长期功耗大的功率器件、IC提出散热或布局要求>
g）寿命及可维护性
1.对于存在机械摩擦如接插件、硬盘、风扇，或存在材料衰竭，如晶体、光耦、电池，导致器件性能的逐步降低，对这些器件提出预防性维修的原则；
2.从单板维修器件故障定位角度出发，提出单板上电自检、故障上报需求；为方便复杂套片、新器件、存储器故障点的定位，需要设计相应的JTAG或功能自测程序，以便故障定位，尽量保证用最小的代价能够判断出是什么器件或功能有问题，是否存在工艺焊接方面的问题等；
3.还可以对于ESD敏感等有损伤积累效应的器件，提出生产过程单板测试要求，尽可能在生产过程采取针对性加严测试对策，防止此类问题流向市场，造成市场事故，影响单板返修率。
>
4.3.3单板硬件返修率预计及改进对策
<必选项，优选级1级。
目的：
以系统分解下来的单板硬件返修率要求或典型单板返修率平均水平，对比预计结果，发现对单板可靠性有影响的主要器件，提出器件可靠应用设计保障措施，以保证单板硬件可靠性高于预计值，如果不满足系统分配或分司单板平均水平，还要从设计角度提出提高单板可靠性改进措施，如换用高可靠器件、做备份设计、简化设计等。
对于寿命达不到产品整体要求的器件或易损坏的器件，需要从维护角度提出系统监控、检测要求，以便上级系统及时发出报警信息，或者及时进行主备倒换；
对于处于单板电源、总线位置的器件，对于系统有严重影响的器件主要失效模式，设计中需考虑对策，如电源线上TVS管短路失效模式将给无保险丝的单板所在框带来整框电源拉低的隐患，总线驱动器件的短路失效模式将使系统瘫痪。
>
a）单板硬件返修率预计
1.可靠性预计的方法
<说明本次预计采用的模型（如串联、混联等）、方法（如计数法、应力法等）及器件失效数据来源信息（如期限、生产、市场等）；>
2.可靠性预计结果
<根据单板原理图初稿提供的器件清单，对该单板的可靠性进行预计，在此说明可靠性预计的结果，如单板的预计器件失效率、预计单板市场返修率等。
>
b）单板硬件返修率改进对策
<对单板可靠性影响较大的器件列表（按照失效率先后顺序）：
>
器件
器件编码
器件预计失效率
改进后的失效率
改进对策
电容
接插件
晶振
4.3.4上、下电过程分析
<必选项，优选级1级。
根据原理图初稿，对单板上电、下电或热插拨的瞬态过程进行分析，提出问题点，确保：
所有器件不发生闩锁，不导致信号关联板器件闩锁；
不受上、下电过程产生的器件外部、内部浪涌损伤；
上电的地、电源、信号顺序组合符合器件可靠工作要求；
复位电路可靠，保证所有器件对复位时间要求；
不影响共用相同电源的其它系统功能；>
a）上下电浪涌
<对有热插拨要求的单板，其上所有与板外的接口电路，包括电源电路，都要进行潜在上下电通路分析，对上下电可能产生的电浪涌进行分析，避免器件在单板上下电时承受异常电浪涌导致器件失效；>
b）器件的上下电要求
<分析单板电源及上下电顺序是否满足器件的上下电时间要求及上下电顺序要求；>
c）电源芯片的特殊要求
<对有特殊上电要求的电源芯片（如7805、LTC1553等）进行分析，避免上电不稳定。
>
4.3.5器件可靠应用薄弱点分析
<必选项，优先级1级
目的：
根据各类器件可靠应用检视/分析要素表、CHECKLIST、规范进行详细分析，重点对问题较多的以下器件进行分析，给出问题点。
单板电源
接插件
频率器件
运放等模拟电路
其它器件>
4.3.6替代容差分析
<可选项，优选级2级。
分析同一编码下的不同厂家器件参数的范围、极限值差异，在设计电路中，是否存在容差设计不够，导致两厂家器件不能互换使用的情况，并给出设计改进措施，包括影响单板加工、使用维护方面的差异点，如失效率、失效模式、寿命、潮敏等级、静电等级、外形公差、管脚材料及可焊性、包装形式。
由于采购进行器件替代时，对于常规的参数一般都进行了比较严格的认证、测试，这里需要关注的是一些极限范围不同的参数，在实际电路中是否对电路的稳定性、可靠性有影响，目前在器件工作温度范围、失效率、ESD等工程指标方面网上器件及新替代器件均考虑不多，应特别检查。
>
编码、描述/电路名称：
厂家1
厂家2
厂家3
厂家4
厂家5
参数1（单位）
参数2（单位）
差异影响分析
设计对策
测试对策
验证对策
4.3.7器件离散性、最坏情况容限分析
<可选项，优选级2级。
目的：
对同一厂家器件可能由于来料批次不同，器件在板工作微环境（电参数、温度、振动、EMC等）条件不同（如降额情况），销售到不同国家、地区，随工作时间的变化器件参数也会产生老化、漂移，器件同一指标可能的变化范围比正常条件下大得多，这些变化必须在设计中考虑充分，使用电路容限范围足够大，以满足单板大批量稳定一致生产，不同地区、全寿命周期内单板能够稳定运行，对问题点给出相应改进措施。
>
编码（型号）/电路名称：
参数
单位
制造
离散性
最坏情况容限
综合容限影响
设计对策
测试对策
验证对策
温度
老化
振动
其它
其它
容限影响分析说明：
5单板可维护性设计说明
本节由硬件开发人员负责，客户服务工程师（TSS）提供指导和审核。
从以下几方面说明单板是否符合可维护性设计要求：
（部分内容可参见可测试性设计的章节）
单板提供PCB和逻辑版本号上报功能的方式。
单板支持逻辑、单板软件和数据的加载和配置的方式，包括在线加载和远程加载。
单板能通过单板软件完成哪些设置、控制和操作，如工作方式设置、复位、倒换、闭塞、解闭塞、端口自环和单板自环等，硬件部分是如何支撑这些功能的。
6单板信号完整性设计说明
本节由硬件开发人员协助CAD/SI工程师完成。
如果是注明参见，以下的内容可省略。
注意与逻辑时序设计的配套，保证在极限使用温度条件下，器件的参数变化造成时序变化、器件参数的离散性，以及布线时延与逻辑内部时延叠加后，也能满足器件手册规定的时序容限。
本节内容仅适用于数字电路部分，对模拟电路、电源板及辅助性单板的设计不需要考虑。
6.1关键器件及相关信息
关键器件清单，器件模型状况，器件对外接口电平种类，物理实现具体方式描述等。
表3关键器件及相关信息
器件名称
器件功能
器件封装
是否有IBIS/SPICE
升级会员 