数电课程设计数字电子钟的设计报告.docx
《数电课程设计数字电子钟的设计报告.docx》由会员分享，可在线阅读，更多相关《数电课程设计数字电子钟的设计报告.docx（13页珍藏版）》请在冰点文库上搜索。
数电课程设计数字电子钟的设计报告
数电课程设计--数字电子钟的设计报告
《数字电子技术》
课程设计报告
系别：
电气工程系
专业班级：
电子科学与技术（3）班
学生姓名：
张书银
学号：
200931075
指导教师：
刘林阴
2012年02月29日
1．实验目的………………………………………………………………………2
2．实验题目描述和要求…………………………………………………………2
3．设计报告内容…………………………………………………………………2
3.1实验名称………………………………………………………………………2
3.2实验目的………………………………………………………………………2
3.3实验器材及主要器件…………………………………………………………2
3.4数字电子钟基本原理…………………………………………………………3
3.5数字电子钟单元电路设计、参数计算和器件选择…………………………3-8
3.6数字电子钟电路图……………………………………………………………9
3.7数字电子钟的组装与调试……………………………………………………9
4．实验结论………………………………………………………………………9
5．实验心得………………………………………………………………………10
参考文献…………………………………………………………………………10
数字电子钟的设计报告
一设计的目的和任务
1.巩固加深对数字电子技术基础的理解，提高综合运用所学知识的能力，培养了独立分析问题，解决问题的能力。
2.通过查资料，选方案，设计电路，写实验报告等环节的训练，熟悉设计过程和步骤。
为今后从事电子线路设计，研制电子产品打下了良好的基础。
3.设计数字电子电路，实现特定的功能。
学习这一技能，积累这方面的经验。
4.培养综合运用所学知识来指导实践的能力。
5.掌握常见元器件的识别和测试。
6.熟悉常用仪器，了解电路调试的基本方法。
二课程设计的题目要求和描述
（1）设计一个有“时”、“分”、“秒”（24小时59分59秒）显示，且有校时功能的电子钟；
（2）用中小规模集成电路组成电子钟，并在实验箱上进行组装、调试；
（3）画出框图和逻辑电路图，写出设计、实验总结报告；
（4）整点报时。
在59分51秒、53秒、55秒、57秒输出500Hz音频信号，在59分59秒时输出1000Hz信号，音频持续1s，在1000Hz音频结束时刻为整点。
数字电子钟是一种用数字显示秒，分，时，日的计时装置，与传统的机械相比，它具有走时准确，显示直观，无机械传动装置等优点，因而得到了广泛的应用：
小到人们日常生活中的电子手表，大到车站，码头，机场等公共场所的大型数显电子钟。
数字电子钟的电路组成框图如图所示
由图可见，数字电子钟有以下几部分构成：
石英晶体振荡器和分频器组成的秒脉冲发生器；校时电路；六十进制秒，分计数器及24进制计时计数器；以及秒分时的译码显示部分等。
三数字电子钟基本原理
数字电子钟的逻辑框图如图3-1所示。
它由555集成芯片构成的振荡电路、分频器、计数器、显示器和校时电路组成。
555集成芯片构成的振荡电路产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。
图3-1数字电子钟的逻辑框图
四数字电子钟单元电路设计、参数计算和器件选择
4.1晶体振荡器电路
晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。
不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用ＴＴＬ门电路构成；另一类是通过ＣＭＯＳ非门构成的电路，本次设计采用了后一种。
如图（b）所示，由ＣＭＯＳ非门Ｕ１与晶体、电容和电阻构成晶体振荡器电路，Ｕ２实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。
输出反馈电阻Ｒ１为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。
电容Ｃ１、Ｃ２与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个１８０度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。
由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。
CMOS晶体振荡器（仿真电路）
4.2计数器
秒脉冲信号经过6级计数器，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时。
“秒”“分”计数器为六十进制，小时为二十四进制。
4.2.1六十进制计数
由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选用两片cc40192和一片cc4011组成六十进制计数器，来实现六十进制计数。
其中，“秒”十位是六进制，“秒”个位是十进制。
如图4.2.1所示。
图4.2.1所示（60进制计数构造）
4.2.2二十四进制计数
“12翻1”小时计数器是按照“01——02——03——……——22——23——00——01——02——……”规律计数的，这与日常生活中的计时规律相同。
在此实验中，它是由两片cc40192和一片cc4011构造成的同步二十四计数器，利用异步清零端实现起从23——00的翻转，其中“24”为过渡状态不显示。
其中，“时”十位是3进制，“时”个位是十进制。
如图4.2.2所示.
图4.2.2所示（24进制计数构造）
4,3显示器
本系统用七段发光二极管来显示译码器输出的数字，显示器有两种：
共阳极显示器或共阴极显示器。
74LS48译码器对应的显示器是共阴极显示器。
4.4校时电路
当数字钟走时出现误差时，需要校正时间。
校时电路实现对“时”“分”“秒”的校准。
在电路中设有正常计时和校对位置。
本实验实现“时”“分”的校对。
对校时的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。
需要注意的时，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，为防止这一情况的发生我在原本接校时脉冲的端口接到了实验装置的“单次脉冲”端口，这样既时限内了防抖动，又可以利用手动操作来完成校时。
图4.4校时电路图
4.5整点报时电路
数字钟整点报时是最基本的功能之一。
实验要求的是在离整点差10秒时，每隔一秒鸣叫一次，每次持续时间为一秒，共响5次，前4次为低音500Hz，最后一声为高音1000Hz。
整点报时电路如图6所示。
整点报时电路主要由控制门电路和音响电路两部分组成。
1、控制门电路部分：
由11个与非门组成。
图中与非门的输入信号Q4、Q3、Q2、Q1、分别表示“分十位”、“分个位”、“秒十位”、“秒个位”的状态，下标中的D、C、B、A分别表示组成计数器的四个触发器的状态。
由上图可以看出：
Y1=QC4*QA4*QD3*QA3
Y2=Y1*QC2*QA2
以上二式表示当分十位为5（即QC4QA4=101）、分个位为9（即QD3QA3=1001）、秒十位为5（即QC2QA2=101）时，即59分50秒时发出控制信号。
根据设计要求，数字钟电路要求在59分51秒、53秒、55秒、59秒时各鸣叫一次。
当计数器达到59分50秒时，分、秒计数器的状态为：
QD4QC4QB4QA4=0101（分十位）
QD3QC3QB3QA3=1001（分个位）
QD2QC2QB2QA2=0101（秒十位）
QD1QC1QB1QA1=0000（秒个位）
前四声计数器状态发生在59分51秒至59分58秒之间。
因此，只有秒个位的状态发生变化，而其他计数器的状态无需变化，所以可保持不变。
此时QC4=QA4=QD3=QA3=QC2=QA2=1不变，将它们相与即得Y2。
而51秒、53秒、55秒、57，59秒时的秒计数器个位状态分别为
QD1QC1QB1QA1=0001（51秒）
QD1QC1QB1QA1=0011（53秒）
QD1QC1QB1QA1=0101（55秒）
QD1QC1QB1QA1=0111（57秒）
并根据需要，前四声为低，则接如500Hz的脉冲信号。
最后一声的各计数器状态分别如下：
QD4QC4QB4QA4=0000（分十位）
QD3QC3QB3QA3=0000（分个位）
QD2QC2QB2QA2=0000（秒十位）
QD1QC1QB1QA1=0000（秒个位）
即只须将分进位信号和1KHz的脉冲信号接入即可。
如图4.5所示
图4,5所示（图中报警器用指示灯来表示）
五数字电子钟电路图
六数字电子钟的元器件列表
表6.1数字电子钟的元器件列表
序号
元件名称
参数
数量
01
电阻
1kΩ
30
02
电阻
2kΩ
1
03
电阻
10kΩ
1
04
电阻
1MΩ
1
05
电解电容
10F
1
06
电容
0.1F
1
07
电容
0.2F
1
08
集成电路
CD4060
1
09
集成电路
CD4013
1
10
集成电路
CD4518
3
11
集成电路
CD4011
1
12
集成电路
CD4511
4
13
数码管
4
14
石英晶体
32768HZ
1
15
二极管
1N4148
2
16
三极管
9013
1
17
按钮开关
2
18
自锁按钮开关
1
19
18芯排线
1
20
彩色系到细导线
1
21
电池
6V
3
22
插头
2
23
插座
2
24
插头座
2
25
万用电路板
120X120
3
七数字电子钟的组装与调试
由图中所示的数字中系统组成框图按照信号的流向分级安装，逐级级联。
这里的每一级是指组成数字中的各个功能电路。
级联时如果出现时序配合不同步，或剑锋脉冲干扰，引起的逻辑混乱，可以增加多级逻辑门来延时。
如果显示字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端Vcc加退藕滤波电容。
通常用几十微法的大电容与0.01μF的小电容相并联。
八结论和心得
8.1结论
通过运用数字集成电路设计的24小时制的数字电子时钟，经过试验，成功实现了以下基本功能：
1.能准确计时，以数字形式显示时、分、秒的时间。
2.能实现整点报时的功能，并分别在51秒、53秒、55秒、57秒、59秒实现了“四短一长”的报时效果。
3.能定时控制，且能惊醒校正时间（通过开关调时、分）。
8.2实验心得
通过这次数字电子钟的课程设计，我们才把学到的东西与实践相结合。
从中对我们学的知识有了更进一步的理解，而且更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。
也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。
虽然这只是一次简单的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应注意的问题。
设计本身并不是有很重要的意义，而是同学们对待问题时的态度和处理事情的能力。
各个芯片能够完成什么样的功能，使用芯片时应该注意那些要点。
同一个电路可以用那些芯片实现，各个芯片实现同一个功能的区别。
另外，我还渐渐熟悉了mutisim这个仿真软件的各个功能，让我体会到了期中的乐趣，还在电脑制作文档的过程中，使我对办公软件有了更进一步的了解和掌握。
九参考文献
【1】童诗白，华成英，《数字电子技术基础（第四版）》，北京，高等教育出版社，2010年
【2】李耐根，《电工与电子技术基础》，北京，冶金工业出版社，2008年
【3】杨志忠，华沙，《电子技术课程设计基础》，北京，机械工业出版社，2008年
【4】陈永真，《全国大学生电子设计竞赛试题精选》，北京，电子工业出版社，2009年
【5】王晨华，《电子产品与制作100例》，上海，冶金工业出版社，2008年
【6】岩心，王玉凤，刘湘黔，《电子设计从零开始》，北京，清华大学出版社，2001年
升级会员 