多功能数字时钟实验报告.docx
《多功能数字时钟实验报告.docx》由会员分享，可在线阅读，更多相关《多功能数字时钟实验报告.docx（14页珍藏版）》请在冰点文库上搜索。
多功能数字时钟实验报告
重庆交通大学
开放性实验报告
（A类）
项目名称：
多功能数字钟电路设计
专业班级：
电子2班
学生姓名：
何昕泽
小组成员：
何聪、范瑞
目录
多功能数字时钟设计3
摘要3
1.系统原理框图4
2.单元电路设计与仿真5
2.1时间脉冲产生电路5
2.2时间计数器电路6
2.3十二与二十四小时的切换8
2.4校时电路8
2.5报时电路9
2.6电路总图9
3.PCB板的制作10
3.1原理图的绘制10
3.2PCB的制作11
3.3PCB图12
4.心得与体会12
附录原件清单13
附件1仿真电路图14
附件2电路原理图14
附件3PCB图14
多功能数字时钟设计
摘要
数字电子钟实际上是一个对标准频率（1Hz）进行计数的计数电路。
由振荡电路形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。
秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。
一般由振荡电路、计数器、数码显示器等几部分组成。
振荡电路：
主要用来产生时间标准信号，由NE555组成的多谐振电路产生，但是因为时钟的精度主要取决于时间标准信号的频率及稳定度，所以一般采用石英晶体振荡器。
分频器：
因为振荡器产生的标准信号频率很高，要是要得到“秒”信号，需一定级数的分频器进行分频。
计数器：
有了“秒”信号，则可以根据60秒为1分，24小时为1天的进制，分别设定“时”、“分”、“秒”的计数器，分别为60进制，60进制,24进制计数器，并输出一分，一小时的进位信号。
校时器：
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。
报时器：
计时过程要具有报时功能，当时间到达整点前10秒开始，蜂鸣器开始鸣叫。
1.
系统原理框图
数字电子钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时
钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因
此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组
合逻辑电路和时序电路。
目前，数字钟的功能越来越强，并且有多种专门的大规
模集成电路可供选择。
本设计采用74LS160、带有译码器的数码管和适当的门电
路构成,可实现对时、分、秒等时间信息的采集和较时功能地实现。
设计一个数字计时器，可以完成00:
00:
00到23:
59:
59的计时功能，并在
控制电路的作用下具有快速校时、快速校分功能。
能进行正常的时分秒计时功
能。
分另由六个数码管实现时分秒的计时。
同时实现报时和闹钟的功能。
通过Multisim10软件平台，设计含小时，分钟，秒钟显示功能的数字时钟。
2.单元电路设计与仿真
2.1时间脉冲产生电路
直接用NE555产生1HZ的秒脉冲，由计算公式可知如果R1=15k,R2=68K,c=10uF,
就可以产生秒脉冲，电路如图
利用NE555多谐振荡器，优点：
555内部的比较器灵敏度较高，而且采用差
分电路形式，它的振荡频率受电源电压和温度变化的影响很小。
缺点：
要精确
输出1Hz脉冲，对电容和电阻的数值精度要求很高，所以输出脉冲既不够准确
也不够稳定。
所以在实际应用中多用石英晶体产生32768HZ的频率，然后经过CD4060的十四分频，再用74LS74二分频，就可以产生1HZ精准的脉冲。
但是在仿真时，1HZ的频率太慢了，在实际中得到的时间不是1S计数一
次，所以仿真都是用函数发生器代替，所以在数字电子钟的电路图中没有振
荡器。
2.2时间计数器电路
秒信号经秒计数器、分计数器、时计数器之后，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时输出信号，然后送至显示电路，以便实现用数字显示时、分、秒的要求。
“秒”和“分”计数器应为六十进制，而“时”计数器应为二十四进制和十二进制。
采用10进制计数器74LS160来实现时间计数单元的计数功能。
·60进制计数器
如图所示，分、秒计数电路由U1和U2俩部分组成。
当时十位U1计数为5，U2计数为9时，两片74LS160复零，再加上一片74LS13,从而构成60进制计数。
·24进制计数器
如图所示，24进制计数电路由U1和U2俩部分组成。
当时个位U2计数为3，U1计数为2时，两片74LS160复零,从而构成24进制计数。
同理可得12进制计数电路。
·12小时计数器
2.3十二与二十四小时的切换
12/24进制得转换用的是一个单刀双掷开关，开关向上是12进制，开关向下是24进制，该设计的缺点是每当12/24进制转换后要重新启动
2.4校时电路
数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。
校正信号可直接取自信号发生器产生的信号；输出端则与分或时个位计时输入端相连。
当开关打到一端时，正常输入信号可以顺利通过，故校时电路处于正常计时状态；
当开关打到一端时，信号产生校时电路处于校时状态。
如图：
2.5报时电路
电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分
59秒期间时，报时电路报时控制信号。
当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持
不变，分别为5、9和5，因此可将分计数器十位的Qc和Qa、个位的Qd和Qa
及秒计数器十位的Qc和Qa相与，从而产生报时控制信号。
报时电路可选74HC30来构成。
74HC30为8输入与非门。
2.6电路总图
见附件1
3.PCB板的制作
3.1原理图的绘制
根据Multisim的仿真图，在protel99se上画出Sch原理图。
3.2PCB的制作
在protel99se里先画好各个元件的封装，然后更新PCB图。
检查各条线路的连接，注意VCC和GND的连接，然后自动布线，得到PCB图。
3.3PCB图
见附件2和附件3
4.心得与体会
通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际动手能力和独立思考的能力。
在设计的过程中遇到问题，可以说得是困难重重，这毕竟第一次做的，难免会遇到过各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固。
总的来说，这次设计的数字时钟还是比较成功的，在设计中遇到了很多问题，最后在老师的辛勤的指导下，终于游逆而解，有点小小的成就感，终于觉得平时所学的知识有了实用的价值，达到了理论与实际相结合的目的，不仅学到了不少知识，而且锻炼了自己的能力，使自己对以后的路有了更加清楚的认识，同时，对未来有了更多的信心。
最后，对给过我帮助的组员和老师表示忠心的感谢！
附录原件清单
PartType
Designator
Footprint
Description
CAPACITOR
C1
RB.2/.4
10uF
CAPACITOR
C2
RB.2/.4
10uF
DPY_7-SEG
DS1
0.36
DPY_7-SEG
DS2
0.36
DPY_7-SEG
DS3
0.36
DPY_7-SEG
DS4
0.36
DPY_7-SEG
DS5
0.36
DPY_7-SEG
DS6
0.36
SPEAKER
LS1
1/4W
RESISTANCE
R1
AXIAL0.4
68k
RESISTANCE
R2
AXIAL0.4
15k
SW-SPDT
S1
SIP3
SW-SPDT
S2
SIP3
SW-SPDT
S3
SIP3
74L46
U1
DIP16
74L46
U2
DIP16
74160
U3
DIP16
74160
U4
DIP16
74LS10
U5
DIP14
74L46
U6
DIP16
74L46
U7
DIP16
74L46
U8
DIP16
74L46
U9
DIP16
74160
U10
DIP16
74160
U11
DIP16
74160
U12
DIP16
74160
U13
DIP14
74LS10
U14
DIP14
74LS30
U15
DIP14
74LS00
U20
DIP14
74L04
U21
DIP14
课程设计与报告成绩评定
题目多功能数字钟电路设计
姓名：
何昕泽
学号：
631326090217
专业：
电子信息工程
班级：
2班
2015年12月
导师对课程设计（论文）的评定：
评定项目
成绩
1
查阅文献资料的能力
2
设计所涉及的技术原理知识的掌握
3
分析问题和解决问题的能力
4
设计目标的实现情况
5
报告内容的规范性
6
对设计的阐述情况
总体评价
给定成绩：
指导教师签字：
年月日
升级会员 