计算机组成原理习题测验课1汇总.docx
《计算机组成原理习题测验课1汇总.docx》由会员分享，可在线阅读，更多相关《计算机组成原理习题测验课1汇总.docx（7页珍藏版）》请在冰点文库上搜索。
计算机组成原理习题测验课1汇总
1、主存贮器和CPU之间增加cache的目的是（）
A、解决CPU和主存之间的速度匹配问题
B、扩大主存贮器容量
C、扩大CPU中通用寄存器的数量
D、既扩大主存贮器容量，又扩大CPU中通用寄存器的数量
2、若一台计算机的字长为4个字节，则表明该机器（）
A、能处理的数值最大为4位十进制数
B、能处理的数值最多由4位二进制数组成
C、在CPU中，能够作为一个整体加以处理的二进制代码为32位
D、在CPU中，运算结果最大为2的32次方
3、求110101101的海明校验编码。
4、某机器中，已知道有一个地址空间为0000H～1FFFH的ROM区域，现在再用RAM芯片（8K×4）形成一个16K×8的RAM区域，起始地址为2000H，假设RAM芯片有CS和WE信号控制端。
CPU地址总线为A15～A0，数据总线为D7～D0，控制信号为R/（读/写），MREQ（当存储器进行读或写操作时，该信号指示地址总线上的地址是有效的）。
要求：
（1）满足已知条件的存储器，画出地址译码方案。
（2）画出ROM与RAM同CPU连接图。
5、（10分）已知某8位机的主存采用半导体存贮器，地址码为18位，若使用4K×4位SRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式。
问：
（1）若每个模板为32K×8位，共需几个模块板?
（2）每个模块内共有多少片RAM芯片?
（3）主存共需多少RAM芯片？
CPU如何选择模块板？
解：
（1）由于主存地址码给定18位，所以最大空间为218=256K，主存的最大容量为256K。
现在每个模块板的存贮容量为32KB，所以主存共需256KB/32KB=8块板。
（2）每个模块板的存贮容量为32KB，现用4K×4位的SRAM芯片。
每块板采用位并联与地址串联相结合的方式：
即用2片SRAM芯片拼成4K×8位（共8组），用地址码的低12位（A0~A11）直接接到芯片地址输入端，然后用地址码的高3位（A14~A12）通过3：
8译码器输出分别接到8组芯片的片选端。
共8×2=16个SRAM
（3）根据前面所得，共有8个模板，每个模板上有16片芯片，故主存共需8×16=128片芯片（SRAM）。
CPU选择各模块板的方法是：
各模块板均用地址码A0~A14译码，而各模块的选择用地址码最高三位A17，A16，A15通过3：
8译码器输出进行选择。
6、（10分）用512K*16位的SRAM存储器芯片组成一个2M*32的半导体存储器，试问：
1）数据寄存器多少位？
2）地址寄存器多少位？
3）共需要多少个这样的器件？
4）画出此存储器的组成框图.
解：
1）数据寄存器32位
2）地址寄存器21位
3）共需要8片
4）参考课本例题“字位同时扩展”图
7、（10分）某机中，已知配有一个地址空间为0000H~3FFFH的ROM区域，现在再用RAM芯片8K×8形成16K×8的RAM区域，起始地址为8000H,假设RAM芯片有CS和WE信号控制端,CPU的地址总线为A15—A0,数据总线D7—D0,控制信号为R/W,MREQ,.
要求:
（1）画出地址译码方案
（2）将RAM和ROM用CPU连接
8、（9分）用定量分析方法证明交叉存储器带宽大于顺序存储器带宽。
4模块交叉存储器，连续读取m个字所需的时间为
t1=T+（m-1）τ
而顺序方式存储器连续读取m个字所需时间为t2=mT
可见，交叉存储器的带宽确实大大提高了
9、（10分）某计算机系统的内存储器由cache和主存构成，cache的存取周期为45纳秒，主存的存取周期为200纳秒。
已知在一段给定的时间内，CPU共访问内存4500次，其中340次访问主存。
问：
（1）Cache的命中率是多少？
（2）CPU访问内存的平均时间是多少纳秒？
（3）Cache-主存系统的效率是多少？
解：
命中率H=Nc/（Nc+Nm）=（4500-340）/4500=92.4%（4分）
CPU访问内存的平均时间t=45*0.924+200*（1-0.924）=50.78ns（7分）
Cache-主存系统的效率e=45/50.78=88.6%（10分）
10、（10分）某磁盘存储器的转速为n转/分，共有4个记录盘面，每道记录信息为m字节，共256道，问：
①磁盘存储器的存储容量是多少？
②磁盘数据传输率是多少？
解：
（1）磁盘存储器的存储容量256*4*m=1024m（字节）（5分）
（2）数据传输率=转速*每道容量=n/60*m=nm/60（字节/秒）（10分）
11、磁盘组有６片磁盘，每片有两个记录面，最上最下两个面不用。
存储区域内径２２cm，外径３３cm，道密度为４０道／cm，内层位密度４００位／cm，转速２４００转／分。
问：
（1）共有多少柱面？
（2）组总存储容量是多少？
（3）数据传输率是多少?
如果某文件长度超过一个磁道的容量，应将它记录在同一个存储面上，还是记录在同一个柱面上？
为什么？
某磁盘存储器的转速为3000转/分，共有4个记录面，每毫米5道，每道记录信息为12288B,最小磁道直径为230mm,共有275道.问：
（1）磁盘存储器的存储容量是多少？
（2）最大位密度，最小位密度是多少？
（3）磁盘数据传输率是多少？
（4）平均等待时间是多少？
（5）给出一个磁盘地址格式方案。
解：
（1）每道记录信息容量=12288字节
每个记录面信息容量=275×12288字节
共有4个记录面，所以磁盘存储器总容量为
4×275×12288字节=13516800字节
（2）最高位密度D1按最小磁道半径R1计算（R1=115mm）:
D1=12288字节/2πR1=17字节/mm
最低位密度D2按最大磁道半径R2计算
R2=R1+（275/5）=115+55=170mm
D2=12288字节/2πR2=11.5字节/mm
（3）磁盘数据传输率
r=3000/60=50周/秒
N=12288字节（每道信息容量）
C=r×N=50×12288=614400字节/秒
（4）平均等待时间=1/2r=1/2×50=1/100秒=10毫秒
（5）本地磁盘存储器假设只有一台，所以可不考虑台号地址。
有4个记录面，每个记录面有275个磁道。
假设每个扇区记录1024个字节，则需要12288字节/1024字节=12个扇区。
由此可得如下地址格式：
1465430
柱面（磁道）号
盘面（磁头）号
扇区号
12、假设主存只有a、b、c三个页框，组成a进c出的FIFO队列进程，访问页面的序列是0，1，2，4，2，3，0，2，1，3，2号。
若采用
（1）FIFO算法；
（2）FIFO+LRU算法，用列表法求两种替换策略的命中率。
解：
求解表格如下所示。
FIFO算法只是依序将页面在队列中推进，先进先出，最先进入队列的页面由C页框推出（被替换掉）。
从表中看出命中两次，故命中率为18.2%。
当FIFO算法结合LRU算法时，当命中后不再保持队列不变，而是将这个命中的页面移到a页框.从表中看出命中3次，从而使命中率提高到27.3%。
页面访问序列
0
1
2
4
2
3
0
2
1
3
2
命中率
FIFO算法
a
0
1
2
4
4
3
0
2
1
3
3
2/11=18.2%
b
0
1
2
2
4
3
0
2
1
1
c
0
1
1
2
4
3
0
2
2
命中
命中
FIFO算法
+
LRU算法
a
0
1
2
4
2
3
0
2
1
3
2
3/11=27.3%
b
0
1
2
4
2
3
0
2
1
3
c
0
1
1
4
2
3
0
2
1
命中
命中
命中
13、计算机的三级存储体系结构是如何构成的？
试分析计算机采用这种结构的原因？
解：
目前计算机的存储系统是三级存储体系结构，它是指高速缓冲存储器（cache）、主存储器和辅助存储器。
（4分）
高速缓冲存储器（cache）的速度接近cpu，但是容量小，价格昂贵；辅助存储器位价格低，容量大，断电之后信息长期保存，但是速度较慢；主存的容量和速度介于cache和辅助存储器之间，足以容纳系统核心程序和更多的用户程序。
（8分）
对存储器的要求是存储速度快、存储容量大和位价格低，三级存储体系结构正好满足了对存储器的要求。
（10分）
升级会员 