时序电路比较器的课程设计心得体会.docx
《时序电路比较器的课程设计心得体会.docx》由会员分享,可在线阅读,更多相关《时序电路比较器的课程设计心得体会.docx(8页珍藏版)》请在冰点文库上搜索。
时序电路比较器的课程设计心得体会
时序电路比较器的课程设计心得体会
篇一:
时序比较器课程设计1
目录
第一章技术指标
整体功能
系统结构
电气指标
设计条件
第二章整体电路设计
设计原理
数据处理器
控制器
显示电路
建立算法流程图和ASM图
算法流程图
ASM图
建立处理器明细表
分析
比较器
数据选择器
译码显示电路
分频器
控制器设计
方案选择
求激励函数
控制器发出的命令
外部发出的命令
发光二级管的逻辑表达式
电路图
仿真﹑分析﹑结论
第三章顶层图
处理器
控制器总图
第四章试验小结和心得体会
实验小结
心得体会
第一章技术指标
整体功能
现代工业控制和微机系统中离不开数据处理器。
时序比较器是数据处理器的一个部分,它能将输入的8421BCD码存储并进行比较,最终以十进制数显示其大小。
时序比较器的功能是,用同一组输入端口分两次送入两组数据,经过比较显示出数值大的一组数据值。
系统结构
电气指标
(1)数据输入采用并行送数,系统先后收到两组8421BCD码后比较其大小,将大数输出,用十进制数显示出来。
(2)显示时间5S~10S,显示结束电路自动清零,进入初始状态。
(3)仅在开机后人工操作RESET开关,使RESET=0整机清零,整机立即进入工作状态;LED1点亮表示允许输入第一组数据Xa。
(4)按一次AJ键,表示输入一脉冲信号,Xa被确认后LED2点亮,表示允许输入第二组数据Xa。
(5)再按一次AJ键,Xb被确认,电路立即比较大小,输出显示大数。
(6)对比较结果:
Xa>Xb,Xa=Xb或XaXb时,LED1闪亮;Xa篇二:
滞回比较器课程设计报告
滞回比较器课程设计报告
设计课题滞回比较电路
专业班级
学生姓名
学号
指导教师
设计时间
滞回比较器电路设计一、设计任务和要求1、设计一个检测被测信号的电路被测信号在2V-5V内输出不变小于2V
输出低电平大于5V输出高电平。
2、高电平为+3V低电平为-3V
3、参考电压UREF自行设计
4、用桥式整流电容滤波集成稳压块电路设计电路所需的正负直流电源±
12V。
二、方案设计与论证电压比较器是对输入信号进行鉴幅与比较的电路。
其基本功能是对两个输入电
压进行比较并根据比较结果输出高电平或低电平电压据此来判断输入信号
的大小和极性。
输出电平在最大输出电压的正极限值和负极线值之间摆动。
此
次课程设计要求做一个输入小于2V时输出-3V输入大于5V时输出
3V输入
2V-5V时输出不变得滞回比较器电路。
总体思路如下1方案设计方案一被测信号从同相输入端输入输出端用稳压管稳压参考电压用
电位器分压取得通过电压跟随器与反相输入端相连。
运用滞回比较器基本原理
实现要求的功能。
方案一原理图如图2-1所示
U1
UA741CD3
2
4
7
6
51
R1
Ω
R2
5kΩ
R3
10kΩ
R4
2kΩ
D1
1N4730A
D2
1N4728A
VCC
12V
VEE
-12V
VDD
图2-1方案一原理图
方案二被测信号从反相输入端输入输出端用稳压管稳压再接一个
篇三:
一位数据比较器电路的设计
新疆大学
课程设计报告
所属院系:
电气工程学院
专业:
电气工程
课程名称:
电子技术B课程设计设计题目:
一位数据比较器电路的设计
班级:
电气10-4班学生姓名:
玉素甫江·孜比布拉
学生学号:
20102101460
指导老师:
王红琳努尔买买提
完成日期:
—
一位数据比较器电路的设计
1.设计目的
(1)了解EDA技术的发展及应用
(2)掌握VHDL语言的基础知识,熟悉在数字电路系统设计中VHDL程序设计
(3)学习MAX+PLUSⅡ软件的应用方法
(4)应用EDA技术的设计方法完成4位右移移位寄存器的设计(采用原理图和
文本法两种方法实现),并在MAX+PLUSⅡ上仿真
2关于MAX+PlusⅡ的使用与仿真
MAX+plus2软件简介
MAX+plusII是Altera公司提供的一个集成化开发系统,该系统界面友好,学习
容易,使用简单,功能齐全,是一款流行的EDA开发平台。
MAX+PLUSII把这些设计转自动换成最终所需的格式。
其设计速度非常快。
对于一般几千门
的电路设计,使用MAX+PLUSII,从设计输入到器件编程完毕,用户拿到设计好的逻辑电路,大
约只需几小时。
设计处理一般在数分钟内完成。
特别是在原理图输入等方面,Maxplus2被公认
为是最易使用,人机界面最友善的PLD开发软件,特别适合初学者使用。
EDA(ElectronicDesignAutomation)
EDA技术就是依靠功能强大的电子计算机,在EDA工具软件平台上,对以
硬件描述语言HDL为系统逻辑描述手段完成的设计文件,自动地完成逻辑编译、
化简、分割、综合、优化、仿真,直至下载到可编程逻辑器件CPLD/FPGA或专用
集成电路ASIC芯片中,实现既定的电子电路设计功能。
+plus2使用方法简要说明
MAX+plus2硬件平台的微机最好配置512MB内存、4,3GMB硬盘,可以
在WindowsXP等操作系统支持下工作。
在进行了MAX+plus2的系统安装和
系统启动后,对于所要设计和仿真的系统需要进行如下基本步骤:
VHDL语言工程文件的建立和编辑;
文件的建立:
新建文件、输入文本、保存
文件;文件的修改:
打开需修改文件、修改、
保存;
电路图的建立和编辑
建立文件打开图形编辑器,选择file/saveas建立.gdf文件、输入所需元件及
电路模块、编辑端口名称、对各电路块及输入/输出端口进行连线、在设计过程
中,可以随时对已进行工作进行保存;
VHDL语言程序的编译
编译的目的:
生成可以进行仿真、定时分析及下载到可编程器件的相关文件。
编译的步骤:
打开需编译源程序、编译、为当前文件建立项目;
VHDL语言程序的仿真
VHDL程序的仿真过程大致可以分为三个步骤:
生成波形文件、仿真、定时分析。
3基本门电路
CMOS组成的门
本次课程设计需要一些简单的电路,我们开始先介绍简单的电路。
本实验中只用到TTL和CMOS组成的与门、非门两种门电路
工作原理:
当V=0VNMOS管截止,PMOS管导通,V=VDD=5V
当V=5VPMOS截止,NMOS管导通,V=0V
4数值比较器
1数值比较器
1位数值比较器:
比较输入的两个1位二进制数A、B的大小。
我们输入信号是两个要进行比较的1位二进制数,现在用A、B表示,输出信号是比较结果三种情况如下
(1)A>B则AB=1,故可以用Y?
AB作为A>B的输出信
(2)A
1,故可以用Y?
AB作为A
(3)A=B=1,A⊙B=1,故可以用Y=A⊙B=1作为A=B的输出信号它的真值表如下
由上述表达式及其真值表我们可知的1位数比较器设计比较成功。
1位数比较器逻辑图如下
5数值比较器的VHDL程序及仿真结果
关于1位数值比较器的VHDL程序及仿真VHDL程序如下