数字钟实训报告.docx

数字钟实训报告.docx

《数字钟实训报告.docx》由会员分享，可在线阅读，更多相关《数字钟实训报告.docx（8页珍藏版）》请在冰点文库上搜索。

数字钟实训报告

数字钟实训报告

实验项目数字钟设计与制作

一、设计指标

1.显示时、分、秒。

2.可以24小时制或12小时制。

3.具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。

校时时钟源可以手动输入或借用电路中的时钟。

4.具有正点报时功能，正点前10秒开始，蜂鸣器1秒响1秒停地响5次。

（选做）

5.为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。

二、设计方案

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。

由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。

通常使用石英晶体振荡器电路构成数字钟。

数字钟组成框图如图所示。

1．晶体振荡器电路

晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈ的方波信号，可保证数字钟的走时准确及稳定。

不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。

一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用ＴＴＬ门电路构成；另一类是通过ＣＭＯＳ非门构成的电路，本次设计采用了后一种。

如图（b）所示，由ＣＭＯＳ非门Ｕ１与晶体、电容和电阻构成晶体振荡器电路，Ｕ２实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。

输出反馈电阻Ｒ１为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。

电容Ｃ１、Ｃ２与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个１８０度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。

由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。

CMOS晶体振荡器

2．时间记数电路

一般采用10进制计数器如74HC290、74HC390等来实现时间计数单元的计数功能。

本次设计中选择74HC390。

由其内部逻辑框图可知，其为双2-5-10异步计数器，并每一计数器均有一个异步清零端（高电平有效）。

秒个位计数单元为１０进制计数器，无需进制转换，只需将ＱＡ与ＣＰＢ（下降沿有

效）相连即可。

ＣＰＡ（下降沿有效）与１ＨZ秒输入信号相连，ＱD可作为向上的进位信号与十位计数单元的ＣＰＡ相连。

秒十位计数单元为６进制计数器，需要进制转换。

将１０进制计数器转换为６进制计数器的电路连接方法如图２４所示，其中ＱC可作为向上的进位信号与分个位的计数单元的ＣＰＡ相连。

十进制-六进制转换电路

分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的ＱD作为向上的进位信号应与分十位计数单元的ＣＰＡ相连，分十位计数单元的ＱC作为向上的进位信号应与时个位计数单元的ＣＰＡ相连。

时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为24进制计数器，不是１０的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行24进制转换。

利用１片７４ＨＣ３９０实现24进制计数功能的电路如图（d）所示。

（d）二十四进制电路

另外，图（d）所示电路中，尚余－２进制计数单元，正好可作为分频器２ＨZ输出信号转化为１ＨZ信号之用。

3．译码驱动及显示单元电路选择74LS47作为显示译码电路；选择ＬＥＤ数码管作为显示单元电路。

由74LS47把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。

这里的LED数码管是采用共阳的方法连接的。

计数器实现了对时间的累计并以8421BCD码的形式输送到74LS47芯片，再由74LS47芯片把BCD码转变为十进制数码送到数码管中显示出来。

4．校时电路

数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。

即为用COMS与或非门实现的时或分校时电路，In1端与低位的进位信号相连；In2端与校正信号相连，校正信号可直接取自分频器产生的1HZ或2HZ（不可太高或太低）信号；输出端则与分或时个位计时输入端相连。

当开关打向上时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向下时，情况正好与上述相反，这时校时电路处于校时状态。

实际使用时，因为电路开关存在抖动问题，所以一般会接一个RS触发器构成开关消抖动电路，所以整个较时电路就如图（f）。

（f）带有消抖电路的校正电路

三、电路设计

综合上述电路模块，可以设计出数字钟电路，如下图所示。

四、实验心得体会

数字钟已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。

由于数字集成电路技术的迅速发展及其采用了先进的石英技术，使数字钟具有走时准确、性能稳定、携带方便等优点，它还用于计时、自动报时及自动控制等各个领域。

尽管目前市场上已有现成的数字钟集成电路芯片出售，价格便宜、使用也方便，但鉴于数字钟电路的基本组成包含了数字电路的主要组成部分，因此进行数字钟的设计是必要的。

在这里我们将已学过的比较零散的数字电路的知识有机的、系统的联系起来用于实际，来培养我们的综合分析和设计电路的能力。

扩展阅读：

数字钟实习报告材料

目录（请把电源部分也补充写入目录和正文中）

前言3摘要4

1.芯片的选择6112模块方案的选择612电路原理及其分析713数字钟主体电路图72主体电路的设计与装调821振荡器的设计822分频器的设计923时分秒计数器的设计10231"12翻1"时计数器设计10232分、秒计数器的设计1224校时电路的设计1425译码显示电路的设计1526主体电路的装调173功能扩展电路的设计1731仿电台正点报时电路1732报时电路的安装与调试18

（可不写）仿真1841数字钟电路软件仿真1842软件仿真电路原理图195结果分析206设计小结20参考文献21附录一：

元器件的详细清单22附录二：

数字钟实物连线图前言

20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，大力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步改善，产品更新换代的节奏越来越快。

作为电子专业的在校大学生为适应现代电子技术飞速发展的需要，更早更好地掌握所学知识，应用于实践显得尤为必要。

在竞争日益激烈的当代社会，拥有一门拿手的技能是今后生存最起码的保障。

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法且由于数字钟包括组合逻辑电路和时叙电路通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法

开展课程设计利用课余时间强化我们的专业技能，在目前教育形式下是我们在校大学生与今后工作接轨的很好方式。

在未踏入社会走入工作岗位之前，初步了解产品的制作流程对日后的更好更快地进入工作角色具有很好的促进作用。

摘要

数字钟是采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。

利用数字电路知识设计数字钟，该数字钟可实现12小时计时、校时、整点报时功能。

与传统机械钟相比，它具有走时准确、显示直观无机械传动装置等优点。

整个设计采用模块化结构设计，系统分为4个模块，即计数模块、较时模块、报时模块以及显示模块。

利用555芯片构成振荡电路产生脉冲信号经分频器分频获得时基脉冲和报时脉冲。

再经计数器和译码器构成系统的主体电路，在主体电路的基础上增加相应逻辑结构构成报时电路和校时电路。

数字钟是以不同的计数器为基本单元构成的，它的用途十分广泛，只要有计时、计数的存在，便要用到数字钟的原理及结构；同时在日期中，它以其小巧，价格低廉，走时精度高，使用方便，功能多，便于集成化而受广大消费的喜爱。

关键词：

数字钟电路设计计数器振荡器报时

Abtract

Thedigitacocitoado电路是电压控制器件。

112模块方案的选择

本次设计以数字电子钟为主，实现对时、分、秒数字显示的计时装置,周期为12小时，显示满刻度为12时59分59秒，并具有校时功能数字电子钟。

电路主要采用中74LS系列集成电路本系统的设计电路由脉冲逻辑电路模块、时钟脉冲模块、电源模块、时钟译码显示电路模块、校时模块等几部分组成。

采用低功耗的74LS系列芯片及七段码显示器，发生器使用555振荡器、分频器74LS90将标准秒信号送入“秒计数器”。

秒计数器由74LS90、74LS92芯片来实现，分别组成两个六十进制秒、分的计数器；时计数器由74LS191、74LS74芯片来实现,校时电路用来对“时”、“分”、“秒”显示数字进行调整的；译码显示电路选用4-7译码器/驱动器74LS48构成，再经过六个LED七段显示器显示出来。

电路的设计方案（原理方框图）如图11所示：

特别值得一提的是，本次设计借助了EDA,接地，阳极端输入高电平的段发光二极管导通点亮，输入低电平的则不点亮。

48引脚图

通过74LS48可以把时分秒计数器的值译为十进制数并且通过LED显示出来。

LTˉ为试灯输入：

当LT￣=0时，IBˉ/YBRˉ=1时，若七段均完好，显示字形是“8”，该输入端常用于检查74LS48显示器的好坏；当LTˉ=1时，译码器方可进行译码显示。

IBRˉ用来动态灭零，当LTˉ=1时，且IBRˉ=0，输入7，A3A2A1A0=0000时，则IBˉ/YBRˉ=0使数字符的各段熄灭；IBˉ/YBRˉ为灭灯输入/灭灯输出，当IBˉ=0时不管输入如何,数码管不显示数字；IBRˉ为控制低位灭零信号,当YBRˉ=1时,说明本位处于显示状态；若YBRˉ=0,且低位为零,则低位零被熄灭。

详见功能表

48功能表

输入输出十进数BI/RBO或功能LTRBIDCBAabcdefg0123456789101112131415BIRBILTHHHHHHHHHHHHHHHHHLHL00000001001000110100010101100111100010011010101111001101111011110000HHHHHHHHHHHHHHHHLLH11111100110000110110111110010110011101101100111111110000111111111100110001101001100101000111001011000111100000000000000000000011111112341备注译码是把给定的代码进行翻译，本设计即是将时、分、秒计数器输出的四位二进制数代码翻译为相应的十进制数，并通过显示器显示，通常显示器与译码器是配套使用的。

我们选用的七段译码驱动器（74LS48）和数码管（LED）是共阴极接法（需要输出高电平有效的译码器驱动）。

译码显示电路如图7所示。

将计数器的输出端Q3Q2Q1Q0直接连接到译码器的相应输入端A3A2A1A，可显示数字09，即可显示时间。

26主体电路的装调

根据图1所示的数字钟系统组成框图，按照信号的流向分级安装，逐级级联，这里的每级时组成数字钟的各功能电路。

级联时如果出现时序配合不同步，或尖峰脉冲干扰，引起逻辑混乱，则可以增加多级逻辑门来延时。

如果显示字符变化很快，模糊不清，这可能是电源电流的跳变引起的，则可在集成电路器件的电源端Vcc加退耦滤波电容。

的小电容相并联来作为退耦滤波电容。

经过联调并纠正设计方案中的错误和不足之后，再测试电路的逻辑功能是否满足设计要求。

最后画出满足设计要求的总体逻辑电路图，如图1所示。

3功能扩展电路的设计

31仿电台正点报时电路

仿广播电台正点报时电路的功能要求时：

每当数字钟计时快要到正点时发出声响，通常按照4低音1高音的顺序发出间断声响，以最后一声高音结束的时刻

为正点时刻。

图212校时电路逻辑图

每当数字钟计时快要到正点时发出声响，按照4低音1高音的频率发出间断声响，前4低音声响频率为500HZ，后1高音声响频率为1000HZ。

并以最后一声高音结束的时刻为正点时刻。

本设计中，报时电路采用TTL与非门。

报时电路如图15所示。

4声低音分别发生在59分51秒、53秒、55秒及57秒，最后一声高音发生在59分59秒，声响均持续1秒。

如表12所示。

由表可得式11。

只有当分十位的Q2M2Q0M2=11，分个位的Q3M1Q0M1=11，秒个位的Q2S2Q0S=11及秒个位的Q0S1=1时，音响电路才能工作。

32报时电路的安装与调试

按照原理图及实物连线图接线。

报时音响电路采用三极管3DG130来推动喇叭。

报时所需的500H和1000H音频信号，分别取分频器的500H输出端和1000H输出端。

仿真（可不写）

41数字钟电路软件仿真

aticDrawing、Sutiim,、*1无极性电容

3无极性电容

2K1AXIAL04电阻

04电阻

04电阻

电位器10K1电位器

74LS003DIP-142输入四与非门74LS041DIP-14六非门/六反相器74LS486DIP-16BCD-七段译码器74LS741DIP-14双D触发器

集成芯片

74LS905DIP-14十进制计数器74LS922DIP-1412分频计数器74LS1911DIP-16二进制同步可逆计数器NE5551DIP-8定时器/8脚时基集成电路8孔18孔芯片插槽

芯片插槽14孔1214孔芯片插槽

16孔716孔芯片插槽

显示管共阴6七段共阴数码管

按钮开

开关

关2中等高度按钮头要高一点的

导线导线若干备注/说明以上为一套多功能数字钟主体电路的元器件清单