TST交换网络设计Word文档下载推荐.docx

TST交换网络设计Word文档下载推荐.docx

《TST交换网络设计Word文档下载推荐.docx》由会员分享，可在线阅读，更多相关《TST交换网络设计Word文档下载推荐.docx（23页珍藏版）》请在冰点文库上搜索。

本次课程设计是在现代交换原理的基础上利用时分交换芯片MT8980及空分交换芯片MT8816构成TST交换网络。

其中，输入级T型接线器为顺序写入、控制读出，中间级S型接线器为输入控制方式也可以是输出控制工作方式，输出级T型接线器工作方式为控制写入、顺序读出。

关键字：

交换网络MT8980MT8816TST。

第1章TST网络及其组成

1.1时间接线器

能。

T接线器主要由话时间接线器简称T接线器，其作用是完成一条时分复用线上的时隙交换功音存储器（SM）和控制存储器（CM）组成如图所示，话音存储器用来暂存话音数字编码信息，每个话路为8bit。

SM的容量即SM的存储单元于时分复用线上的时隙数。

控制存储器用来存放SM的地址码（单元号码），CM的容量通常等于SM的容量，每个单元所存储SM图1.1T接线器

1.工作方式是针对SM而言（CM总是输入控制）

2.话音存储器的位数总按8bit计算。

3.话音存储器的容量等于输入母线上每帧的时隙数。

4.控制存储器的容量等于话音存储器的容量，控制存储器每个单元的比特数决定于话音存储器的容量。

1.2空间接线器

空间接线器简称S接线器，其作用是完成不同时分复用线之间在同一时隙的交换功能，即完成各复用线之间空间交换功能。

在S接线器中，CM对电子交叉点的控制方式有两种：

输入控制和输出控制。

图1-2中S接线器采用输入控制方式，S接线器完成了把话音信息b从入线PCM1上的TS1交换到出线PCM2上；

同时完成了把话音信息a从入线PCM2上的TS3交换到出线PCM1上

1.2S接线器

程控数字交换机，可采用小容量的程控数字用户交换机的交换网络采用单级T或多级T接线器组成。

大容量的TST、TSST、甚至级数更多的数字交换网络。

1.3TST数字

交换网络

TST交换网络由三级接线器组成，两侧为T接线器，中间为S接线器，其三级结构如图1-3所示。

TST交换网络完成时分交换和空分交换，时分交换由T接线器完成，空分交换由S接线器完成。

S接线器的输入复用线和输出复用线的数量决定于两侧T接线器的数

图1.3TST交换网络

假定PCM1上的TS2与PCM8上的TS31进行交换，即两个时隙代表A、B两个用户通过TST交换网络建立连接，构成双方通话。

由于数字交换采用四线制交换，因此建立去（A→B）和来话（B→A）两个方向的通话路由。

交换过程如下：

（1）A→B方向，即发话是PCM1上的TS2，受话是PCM8上的TS31。

PCM1上的TS2把用户A的话音信息顺序写入输入T接线器的话音存储器的2单元，交换机控制设备为此次接续寻找—空闲内部时隙，现假设找到的空闲内部时隙为TS7，处理机控制话音存储器2单元的话音信息在TS7读出，则TS2的话音信息交换到了TS7，这样输入T接线器就完成了TS2→TS7的时隙交换。

S接线器在TS7将入线PCM1和出线PCM8接通，使入线PCM1上的TS7交换到出线PCM8上。

输出T接线器在控制存储器的控制下，将内部时隙TS7中话音信息写入其话音存储器的31单元,输出时在TS31时刻顺序读出，这样输出T接线器就完成了TS7→TS31的时隙交换。

（2）B→A方向，即发话是PCM8上的TS31，受话是PCM8上的TS2。

PCM8上的TS31把用户B的话音信息顺序写入输入T接线器的话音存储器的31单元，交换机控制设备为此次接续寻找一空闲内部时隙，现假设找到的空闲内部时隙为TS23处理机控制话音存储器31单元的话音信息在TS23读出，则TS31的话音信息交换到了TS23，这样输入T接线器就完成了TS31→TS23的时隙交换。

S接线器在TS23将入线PCM7和出线PCM0接通，使入线PCM8上的TS23交换到出线PCM1上。

输出T接线器在控制存储器的控制下，将内部时隙TS23中话音信息写入其话音存储器的2单元,输出时在TS2时刻顺序读出，这样输出T接线器就完成了TS23→TS2的时隙交换。

为了减少链路选择的复杂性，双方通话的内部时隙选择通常采用反相法。

所谓反相法就是如果A→B方向选用了内部时隙x，则B→A方向选用的内部时隙号由下式决定：

x+n/2式中n为PCM复用线上一帧的时隙数，也就是说将一条时分复用线的上半帧作为去话时隙，下半帧作为来话时隙，使来去话两个信道的内部时隙数相差半帧。

例如在图1-3中，A→B方向选用内部时隙TS7，x=7，则B→A方向选用的内部时隙为7+32/2=23，即TS23。

此外，个别程控数字交换机采用奇、偶时隙法安排双向信道。

第2章设计内容

2.1目的及意义

一个完整的通信系统由终端、交换、传输三部分构成，交换是通信系统的核心，因此，“现代交换原理”是通信专业的重要专业基础课程。

其中，时分接线器（T型）和空分接线器（S型）是程控交换技术中最基本的交换单元电路。

本设计要求学生在学习现代交换原理的基础上，掌握T接线器和S接线器的功能，以及构成TST交换网络的方法，正确理解接线器的组成、工作方式和工作原理，这对学习和分析电话通信网、程控交换机是非常有益的。

通过该课程设计的训练，培养和提高学生的综合设计能力和实际动手能力，为今后的学习和工作积累经验。

2.2训练任务及要求

1、掌握T接线器和S接线器的工作原理，TST交换网络构建的方法。

2、利用时分交换芯片和空分交换芯片构成TST交换网络，画出原理图。

要求该网络能够实现任何时隙语音和数据间的交换。

3、可选用的芯片有时分交换芯片MT8980及空分交换芯片MT8816。

其中，时分交换芯片MT8980是8线×

32信道数字交换电路，输入和输出均链接8条PCM集群（30/32路）数据线，在控制信号作用下，可实现240/256路数字语音或数据的无阻塞数字交换。

空分交换MT8816芯片为CMOS大规模集成电路芯片，是一片8×

16模拟交换矩阵，有8条COL线（L0—L7）和16条ROW线（ROW0～ROW15），形成一个模拟交换矩阵，它们可以通过任意一个交叉点接通。

查阅以上芯片的资料，熟悉各芯片的工作原理、性能及使用方法。

第3章设计所需元器件

3.1时分交换芯片MT8980

MT8980由串-并变换器、数据存储器、帧计数器、控制寄存器、控制接口单元、接续存储器、输出复用器与并-串变换器等部分构成。

串行PCM数据流以2.048Mb／s速率（共32个64kb／s，8比特数字时隙）分八路由STI0～STI7输入，经串-并变换，根据码流号和信道（时隙）号依次存入256×

8比特数据存储器的相应单元内。

控制寄存器通过控制接口，接受来自微处理器的指令，并将此指令写到接续存储器。

这样，数据存储器中各信道的数据按照接续存储器的内容（即接续命令），以某种顺序从中读出，再经复用、缓存、并-串变换，变为时隙交换后的八路2.048Mb／s串行码流，从而达到数字交换的目的。

如果不再对控制寄存器发出命令，则电路内部维持现有状态，刚才交换过的两时隙将一直处于交换过程，直到接受新命令为止。

接受存储器的容量为256×

11位，分为高3位和低8位两部分，前者决定本输出时隙的状态；

后者决定本输出时隙所对应的输入时隙。

另外，由于输出多路开关的作用，电路还可以工作于消息模式（messagemode），以使接续存储器低8位的内容作为数据直接输出到相应时隙中去。

电路内部的全部动作均由微处理器通过控制接口控制，可以读取数据存储器、控制寄存器和接续存储器的内容，并可向控制寄存器和接续存储器写入指令。

此外，还可置电路于分离方式，即微处理器的所有读操作均读自于数据存储器，所有写操作均写至接续存储器的低8位。

时分交换芯片MT8980是8线×

微处理器对电路的控制主要体现在对内部存储器的读写操作，控制格式为：

地址线（A5～A0）：

若A5＝0，选择控制寄存器，所有操作均针对控制寄存器。

若A5＝1，则由A4～A0选择输出码流的信道号（时隙号）。

MT8980共有8条2.048Mb/s速率的PCM串行输入码流，每个码流中共有32个8比特数字时隙（信道），输入的各信道数据经串并转换后存入该信道对应的数据存储器中（片内有256个8比特的数据存储器）。

MT8980共有8条2.048Mb/s速率的PCM串行输出码流，每个码流中共有32个8比特数字时隙（信道），每个输出信道（时隙）都有一个11位的接续存储器和它对应。

这样，数据存储器中各信道的数据按照接续存储器的内容（即接续命令，输出信道的数据来自哪个输入码流的哪个时隙），以某种顺序从中读出，再经复用、缓存、并串变换，变为时隙交换后的8路2.048Mb/s串行码流,从而达到数字交换的目的。

如果不再改写接续存储器中的内容，则电路内部维持现有状态，刚才交换过的两时隙将一直交换下去，直到接受新命令为止。

3.2空分交换MT8816

该实验系统是由话路单元和控制单元两大部分组成，其中话路单元由用户电路、自动交换网络、音信号产生电路、供电系统电路等组成,如图3.1。

图3.2是空分交换网络芯片MT8816功能图。

图3.1实验系统的交换网络结构方框图

图3.2空分交换网络芯片MT8816功能图。

图3.3MT8816交换矩阵示意图

表3.1MT8816地址译码真值表

MT8816工作原理

MT8816是一片8×

16模拟交换矩阵CMOS大规模集成电路芯片，如图3.2所示，图中有8条COL线（COL0—COL7）和16条ROW线（ROW0～ROW15），形成一个模拟交换矩阵。

它们可以通过任意一个交叉点接通。

芯片有保持电路，因此可以保持任一交叉接点处于接通状态，直至来复位信号为止。

CPU可以通过地址线ACOL2～ACOL0和数据线AROW3∽AROW0进行控制和选择需要接通的交叉点号。

ACOL2～ACOL0管COL7～COL0中的一条线。

ACOL2～ACOL0编成二进制码，经过译码以后就可以接通交叉点相应的COLi；

AROW3～AROW0管ROW15～ROW0中的一条。

AROW3～AROW0编成二进制码，经过译码以后就可以接通交叉点相应的ROWi。

例如要接通L1和J0之间的交叉点。

这时一方面向ACOL0～ACOL2送001，另一方向面向AROW3～AROW0送0000，当送出地址启动门ST时，就可以将相应交叉点接通了。

图中还有一个端子叫”CS”，它是片选端，当CS为”1”时，全部交叉点就打开了。

综上所述，该电路是由7～128线地址译码器、128位控制数据锁存器与8×

16开关阵列组成，在电路处于正常开、关工作状态下，CS应为高电平，RESET为低电平，地址码输入选择锁存单元及开关阵列对应的交叉点处于开的状态，这样数据DI在ST下降沿时刻被异步写入锁存单元，并控制所选交叉点开关的通、断，若DI为低电平，则开关截止，其地址译码真值表如表3.1所示。

3.3AT89C51

AT89C51是一种带4K字节闪烁可编程可擦除只读存储器（FPEROM—FalshProgrammableandErasableReadOnlyMemory）的低电压，高性能CMOS8位微处理器，俗称单片机。

该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。

由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的AT89S51是一种高效微控制器，为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。

图3.4AT89C51单片机示意图

P0口：

P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。

当P1口的管脚第一次写1时，被定义为高阻输入。

P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。

在FIASH编程时，P0口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。

P1口：

P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。

P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。

在FLASH编程和校验时，P1口作为第八位地址接收。

P2口：

P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。

并因此作为输入时，P2口的管脚被外部拉低，将输出电流。

这是由于内部上拉的缘故。

P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。

在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。

P2口在FLASH编程和校验时接收高八位地址信号和控制信号。

P3口：

P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。

当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。

作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。

RST：

复位输入。

当振荡器复位器件时，要保持RST脚两个机器周期的高电平时当8051通电，时钟电路开始工作，在RESET引脚上出现24个时钟周期以上的高电平，系统即初始复位。

初始化后，程序计数器PC指向0000H，P0-P3输出口全部为高电平，堆栈指钟写入07H，其它专用寄存器被清“0”。

RESET由高电平下降为低电平后，系统即从0000H地址开始执行程序。

然而，初始复位不改变RAM（包括工作寄存器R0-R7）的状态，具体情况见表3.1。

表3.28051的初始态

特殊功能寄存器

初始态

ACC

00H

B

PSW

SP

07H

DPH

TH0

DPL

TL0

IP

xxx00000B

TH1

IE

0xx00000B

TL1

TMOD

TCON

SCON

xxxxxxxxB

SBUF

P0-P3

1111111B

PCON

0xxxxxxxB

ALE/PROG：

当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。

在FLASH编程期间，此引脚用于输入编程脉冲。

在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。

因此它可用作对外部输出的脉冲或用于定时目的。

然而要注意的是：

每当用作外部数据存储器时，将跳过一个ALE脉冲。

如想禁止ALE的输出可在SFR8EH地址上置0。

此时，ALE只有在执行MOVX，MOVC指令是ALE才起作用。

另外，该引脚被略微拉高。

如果微处理器在外部执行状态ALE禁止，置位无效。

PSEN：

外部程序存储器的选通信号。

在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。

但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。

EA/VPP：

当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。

注意加密方式1时，/EA将内部锁定为RESET；

当/EA端保持高电平时，此间内部程序存储器。

在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。

XTAL1：

反向振荡放大器的输入及内部时钟工作电路的输入。

XTAL2：

来自反向振荡器的输出。

振荡器特性：

XTAL1和XTAL2分别为反向放大器的输入和输出。

该反向放大器可以配置为片内振荡器。

石晶振荡和陶瓷振荡均可采用。

如采用外部时钟源驱动器件，XTAL2应不接。

有余输入至内部时钟信号要通过一个二分频触发器，因此对外部时钟信号的脉宽无任何要求，但必须保证脉冲的高低电平要求的宽度。

芯片擦除：

整个PEROM阵列和三个锁定位的电擦除可通过正确的控制信号组合，并保持ALE管脚处于低电平10ms来完成。

在芯片擦操作中，代码阵列全被写“1”且在任何非空存储字节被重复编程以前，该操作必须被执行。

此外，AT89S51设有稳态逻辑，可以在低到零频率的条件下静态逻辑，支持两种软件可选的掉电模式。

在闲置模式下，CPU停止工作。

但RAM，定时器，计数器，串口和中断系统仍在工作。

在掉电模式下，保存RAM的内容并且冻结振荡器，禁止所用其他芯片功能，直到下一个硬件复位为止。

第4章TST网络设计及步骤

4..1TST数字交换网络

典型的TST数字交换网络可以用图4.1的模型描述

图4.1TST三级交换网络示意图

整个交换网络以S接线器为核心组织。

对于一个具有N条输入复用线和N条输出复用线的交换网络而言，需要配置2N套T接线器，其中N套在输入侧，为初级T接线器，完成用户的发送时隙到交换网络内部的公共时隙的交换；

N套在输出侧，称为次级T接线器，完成将交换网络内部的公共时隙上的住处传送到另一用户的接收时隙上。

因此，交换网络内部提供的公共时隙的数量就决定了交换网络中能够形成的话音通路的数量。

中间的S接线器主要由一个N×

N的交叉接点和具有N个存储器的控制存储器组来组成，用来完成将交换网络内部运载的用户信息从一条输入侧复用线上交换到规定的一条输出复用线上。

输入级T型接线器为顺序写入、控制读出，中间级S型接线器为输入控制方式也可以是输出控制工作方式，输出级T型接线器工作方式为控制写入、顺序读出。

该设计用于实现一个4*32线即128线无阻塞网络，所以用MT8980和MT8816的4条PCM线就可以实现。

4.2TST交换网络设计步骤

本设计实现第1个接线器的时隙1与第2个接线器的时隙30的交换过程，其硬件连接图如附图所示。

该交换网络用了两片MT8980，一片MT8816，一片AT89C51,还有一片74HC573和时钟发生器8284A。

信号在初级T和S接线器中进行时隙和空间交换后，进入次级T接线器中进行二次时隙交换。

在硬件连接图中时钟发生器8284A发出频率f=4.096MHZ的信号，分别接到T接线器MT8980的14引脚的C4I和单片机AT89C51的18号引脚上；

单片机AT89C51采用外部振荡器，所以AT89C51的18号引脚接外部振荡信号的输入。

AT89C51的RST引脚用于复位信号的输入，在高电位下工作，它的DS接到MT8980的DS上进行分时片选，以保证它们来实现双线的信息交换，保证TST数字交换网络的正常运行，避免拥塞。

当4路PCM信号进入初级T接线器MT8980时，串行PCM数据流以2.048MB/S的速率有STI0—STI3输入，经由串并转换后，根据码流信号和信道（时隙）号依次存入256*8比特的数据存储器的相应单元内。

控制存储器通过控制接口，接受AT89C51的指令，并将此指令写到连接存储器中。

AT89C51通过P00—P07将地址分别送入T接线器MT8980和锁存器74HC573进行锁存。

当信息在T接线器MT8980进行完时隙交换后进入S接线器MT8816中来实现看见的交换，此时74HC573将锁存的地址送入S接线器MT8816中。

同时锁存器74HC57将片选信号送入MT8816的CS中，将S接线器选通，使得MT8816开始工作。

AT89C51可以通过地址线ACOL0～ACOL2和AROW0~AROW3进行控制和选择需要接通的交叉点号。

ACOL0～ACOL2管COL0～COL7中的一条线。

ACOL0～ACOL2编成二进制码，经过译码以后就可以接通交叉点相应的COLi（i=0，1，2，3，4，5，6，7）；

AROW0～AROW3编成二进制码，经过译码以后就可以接通交叉点相应的ROWj。

AT89C51通过DS将次级T选通，通过地址线送入次级T，再次完成时隙的交换，通过以上过程可以实现完整的TST交换。

其中前T级与后T级都采用顺序写入，控制读出，S级采用输出端控制，对入线进行选择。

具体程序如下：

DATASEGMENT；

定义数据段

R1DB？

R2DB？

DATAENDS

CODESEGMENT；

定义代码段

ASSUMECS:

CODE,DS:

DATA

MAINPROCFAR；

主程序

START:

MOVAX,DATA；

初始化DS

MOVDS,AX

MOVA,R2

ORLA,#60H；

P2.6=1R，P2.6=0W

MOVP2,A；

P2.5=1时隙，P=0控制

SETBP1.4；

置DS为高

LOOP3:

MOVC,P1.5

JCLOOP3；

DTA不为0时等待

MOVA,P0

CLRP1.4

SETBP2.7；

CS=1

R1EQU00011001B

CALLW-CONTROL；

调用写MT8980控制寄存器子程序

R1EQU00000001B

R2EQU00000001B

CALLW-CONNECTION；

调用写MT8980连接存储器子程序

R1EQU00010001B

R1EQU00100001B

调用写MT8980连接存储器子程序

CALLW-S；

调用对MT8816的控制子程序

R1EQU00011010B

R2EQU00000010B

CA